¿Cómo está organizada la matriz de memoria Flash NAND?

La imagen del número de pieza que has compartido implica que es un chip NAND Flash de 2 planos.

Una página tiene 2.048 + 64 bytes de largo, 64 de estas páginas forman un Bloque.

Entonces,

size of 1 Block = size of 64 Pages
                = 2,112 x 64 Bytes
                = 1,35,168 Bytes
                = 10,81,344 bits
                = 1056 Kb

Ahora, 1 Plano consta de 1024 bloques de este tipo. Entonces,

size of 1 Plane = 1024 x 2112 x 64 Bytes 
                = 1024 x 1056 Kb
                = 13,84,12,032 Bytes
                = 1,10,72,96,256 bits
                = 1,056 Mb

Dado que el dispositivo tiene dos de estos planos,     Tamaño de memoria de 1 dispositivo = 1,056 x 2 = 2,112 Mb.

Tenga en cuenta que 2112 Bytes para el Registro de caché y el Registro de datos no se cuentan en la suma de la memoria total, ya que no es una memoria no volátil.

Además, la ventaja de tener dos bloques es:

• La memoria se puede dividir en dos planos físicos, bloques pares / impares
• Los usuarios tienen la capacidad de:
      < • > Accede simultáneamente a dos páginas para leer
      < • > Borrar dos bloques al mismo tiempo
      < • > Programa dos páginas al mismo tiempo
  Siempre que, las direcciones de página de los bloques de ambos planos deben ser las mismas durante las operaciones de lectura / programa / borrado de dos planos.

Esta memoria flash NAND es un ejemplo de memoria flash moderna basada en el sistema de 64 bits, tanto rápida como enorme, lo que sucede con las tarjetas modernas que usa la compañía es un sistema estándar para hacer chips de varios tamaños / capacidad, aquí la tecnología PML 5 (Mapa de página el nivel 5) se usa para el manejo extendido de direcciones,

Una página es un bloque de memoria virtual en la mano del dispositivo, por lo tanto, el tamaño de página básico de acuerdo con su figura es.

= (2048 +64) o (2K + 64)  donde 2K = 2 ^ 10

= 64 x 8 bit = 64 bytes ( these value really depend upon the page table structure (PML5 *)

= 2048 * 8 bit = 2K * 8 bit = 2K byte

PML es un tipo para las estructuras de tablas de páginas Para obtener más información sobre la estructura IA-32, consulte Extensión de dirección física.

Ahora veamos algunos detalles como puede ver que una página tiene un tamaño total de 2K+64 bytes Ahora ve que estamos usando la memoria segmentada. Una memoria segmentada tiene dos bancos, un banco es un banco par y el otro se llama el banco impar que contiene todos los bytes direccionables impares. Puede leer más sobre Segmentación de memoria.

Un bloque completo tiene 64 páginas, estas pueden variar según el diseño, pero son estándar para sistemas de 64 bits. Para resumir la discusión general
El dispositivo tiene 2,048 bloques organizados como 64 .... un total de 2,112 bytes (2,048 + 64 bytes) páginas por bloque. Cada bloque es 132K bytes (128K + 4K bytes). Cada plano tiene 1024 bloques por plano y 2 planos por tarjeta en tu dispositivo.

Entonces, ¿por qué usar este sistema? A menudo, las compañías usan estos bloques, usan la estructura de página de direccionamiento de memoria estándar para todas las tarjetas, por lo tanto, mientras aumentan la capacidad total (2 GB a 64 GB), todo lo que tienen que hacer es simplemente agregar una pila de troqueles sobre el otro, como el diseño del sistema sigue siendo el mismo, por lo tanto, agrega modularidad en el diseño de la matriz.

* Realmente dudo que la tecnología utilizada sea solo para referencia del OP. He especificado una categoría