BJT El amplificador tiene una ganancia diferente para entradas negativas y positivas

1

Hubo algunos errores en mi pregunta anterior, así que decidí cerrarla y rehacerla aquí.

Estoy trabajando en un amplificador npn bjt de 3 etapas para mi clase de circuitos. Las primeras dos etapas son etapas comunes de emisor. Estos son responsables de lograr la ganancia de voltaje requerida de al menos 1800. La última etapa es un seguidor de emisor que proporciona una baja impedancia de salida. Mi grupo tiene un problema extraño cuando ejecutamos el circuito a través de la cadencia (un simulador de circuito). Todo se ve bien, tenemos una buena función de transferencia con las frecuencias de corte esperadas. Sin embargo, cuando ejecutamos el análisis transitorio, notamos que el pico inferior de la onda sin en la salida es más grande que el pico superior. No estamos seguros de por qué. Verificamos los voltajes en todos los bjt y todos están en la región FAR. ¿Alguien ha visto esto antes o tiene algún consejo?

Aquí está el diagrama del circuito en el que estamos trabajando. Lo siento si es un poco desordenado, ya que ha sufrido una gran revisión.

Aquíestálafuncióndetransferenciadeestecircuitotrazadadesde1Hza1MHz.Estafuncióndetransferenciaparececumplirlosrequisitos.Además,siseestápreguntandosielcondensadorquevaatierraalfinaldelcircuitoactúacomounfiltrodepasobajo,yaqueelcortedel3DBfuedemasiadoalto.Ejecutamoselanálisissinélynocambióelproblema.Tambiénprobamoslasetapasindividualmenteysoloparecendistorsionarlasalidacuandosecombinan.Ladistorsiónesvisibledespuésdelasegundaetapacuandosecombinaconlaprimera.

Finalmenteaquíhayunaimagendeladistorsión.Estoesdeunanálisistransitorio(menosDC)conunaentradade20uVqueseejecutaa1kHz.Veacómoelpicosuperiorsubeaaproximadamente69mV,dondelaparteinferioralcanzaa-76mV.Tambiéntengaencuentaqueheintentadoejecutarloconvoltajesdeentradacadavezmáspequeños.Tenemoselmismoproblema.

Tenga en cuenta que también intenté ejecutar el análisis de transitorios en diferentes frecuencias. Esto no cambia nada y el problema sigue ahí.

    
pregunta chasep255

1 respuesta

2

Sus dos primeros transistores tienen un sesgo incorrecto, por lo que Ve es aproximadamente (0.5 * Vcc - 0.7V) en Q0, Q1 quizás un poco mejor.

Esto significa (gracias a la simetría entre Re y Rc (por ejemplo, R0 y R3) que Vc es aproximadamente Vcc / 2 + 0.7V, en otras palabras, Vce = 1.4V aprox, y el transistor está cerca de la saturación.

Primer paso: ejecute un análisis de DC para confirmar esto para ambas etapas de emisor común (el seguidor de emisor está bien).

Para maximizar el rango dinámico lineal, se desea maximizar el posible columpio del colector, de modo que, como primer paso, vuelva a sesgar para Vc = 9V, Ve = 3V, es decir, Vb = 3.7V, calcule las resistencias base para eso - y ver si ha mejorado.

Esto le da hasta 6V p-p swing en los colectores. No es lo mejor que puede hacer, ya que tiene menos oscilación de CA en el emisor, por lo que puede aumentar aún más el espacio para la cabeza, pero me detendré aquí.

    
respondido por el Brian Drummond

Lea otras preguntas en las etiquetas