¿Cómo reducir el voltaje de un pulso manteniendo una alta impedancia?

1

Tengo un pulso con 200 ns y 60 V. Tengo que reducir este voltaje hasta 10 V min debido al multivibrador monoestable. Después de esto, extenderé el pulso con un multivibrador monoestable y luego contaré este pulso con un microcontrolador.

El problema es que tengo que reducir la tensión manteniendo el punto de medición con una impedancia muy alta para no perturbar el circuito de prueba.

Tengo 2 opciones en mente pero no estoy seguro de si funcionarán: -utilizar un transistor (60V es muy alto para la base de un transistor, piense) -utilizar el transductor actual (limitado en ancho de banda y mi pulso es muy corto) Tal vez alguien pueda tener una mejor ideia. Gracias de antemano =)

    

2 respuestas

2

El problema que tiene aquí es muy similar a uno con el que tiene que lidiar un diseñador de osciloscopios: debe conectar un alto voltaje a un circuito de bajo voltaje mientras minimiza la carga a la fuente y también mantiene la respuesta de frecuencia para que sea breve. Los pulsos no están distorsionados.

Para hacer esto, el atenuador de entrada utiliza un atenuador compensado. Consiste en un atenuador resistivo para reducir la baja frecuencia y el voltaje de CC junto con un atenuador hecho de condensadores para reducir el nivel de las señales de CA en la misma cantidad.

El ejemplo que muestro a continuación es muy similar a una sonda de alcance pasivo y tiene una impedancia de entrada de 10Megohms y atenuará tanto las frecuencias bajas como las altas en la misma cantidad. En este caso, por un factor de 10. Su pulso de 60V aparecerá como un pulso de 6V en la salida.

La entrada de su circuito debe tener una impedancia de entrada lo suficientemente alta como para que no cargue la resistencia de salida de 1Mohm del atenuador.

Puede cambiar los valores de la resistencia y el condensador para cumplir con sus requisitos: la relación de los condensadores y las resistencias debe ser la misma (en este caso, 9: 1 para dar una atenuación de 10).

El capacitor inferior debe reducirse por el valor de la capacitancia de entrada de su circuito; si, por ejemplo, tiene una capacitancia de 5pF, la tapa de 100pF se debe reducir a 95pF.

simular este circuito : esquema creado usando CircuitLab

    
respondido por el Kevin White
0

Parece que tiene un circuito que se basa en un FET encendido para establecer una corriente en un inductor, luego el FET se apaga, interrumpe la corriente y genera un pulso de corta duración de 60 V que se aplica a su "circuito de prueba" . Hay muchas maneras de reducir la tensión del pulso en este circuito. La esencia de este circuito es que la generación de impulsos de alta tensión se basa en V = L * di / dt.

  1. Reducir la resistencia del varistor disminuirá la tensión del pulso. Pero ya ha dicho que necesita mantener una alta impedancia, así que asumiré que no desea reducir la resistencia del varistor.

  2. Reducir L reducirá la amplitud del pulso, de acuerdo con V = L * di / dt.

  3. La reducción de la corriente a través del inductor cuando el FET está activado, también reducirá la tensión del pulso, reduciendo di / dt proporcionalmente. Puede lograr esto insertando otra resistencia en serie con el drenaje del FET. Si realiza esta variable de resistencia, incluso tendrá un "control de amplitud de pulso", sin alterar la impedancia del circuito actual (al menos durante el pulso cuando el FET está apagado).

respondido por el AndyW

Lea otras preguntas en las etiquetas