AVR: overclocking ADC

8

Esta es una cita de la hoja de datos de ATmega32 :

By default, the successive approximation circuitry requires an input clock frequency between
50kHz and 200kHz to get maximum resolution. If a lower resolution than 10 bits is needed, the
input clock frequency to the ADC can be higher than 200kHz to get a higher sample rate.

Estoy planeando usar 8 bits de ADC. La pregunta es: ¿Cuánto más alto que 200kHz puedo ir? No pude encontrar ninguna información sobre esto en la hoja de datos. ¿Es posible usar un preescalador de 64 o 32 y, por lo tanto, ejecutar ADC a 250 kHz o 500 kHz, respectivamente, sin errores de conversión cuando la uC se está ejecutando a 16MHz? ¿Y cuáles son las posibles consecuencias de ejecutar ADC fuera de especificaciones?

    
pregunta Ashton H.

1 respuesta

12

La frecuencia máxima del ADC se especifica como 1MHz.

El problema real no es exactamente el propio ADC, sino el dispositivo de muestreo y retención, que en los primeros 2 relojes del ADC debe obtener una muestra del voltaje de entrada.

Cuando estos 2 relojes son cortos, el condensador de almacenamiento del S / H no puede seguir la señal de entrada con suficiente precisión.

Por cierto, es por eso que también hay una frecuencia mínima. En este caso, el enorme tiempo de conversión permite que el condensador de almacenamiento se descargue durante la conversión.

En el reloj de 1MHz, obtendrás un tiempo de conversión de 13us o aproximadamente 77 cps. En el reloj de 200kHz - 15kps.

    
respondido por el johnfound

Lea otras preguntas en las etiquetas