Tengo este esquema de circuito que muestra un *2 detrás del valor para Cin y Cout .
¿El diseñador quiere decir dos condensadores de ese valor en paralelo en la entrada y la salida? ¿Es esa una forma común de hacer eso? Parece muy error propenso a mí.
( hoja de datos completa )
Significa que usa 2 x 22 uF para la salida, es decir, dos tapas de 22 uF en paralelo y para la entrada que usa 2 tapas de 10 uF en paralelo. No se usa comúnmente, pero lo he visto docenas de veces al menos.
En Consideración de diseño con AP3512E / 3E , analizan las opiniones y condensadores de salida.
No entran en el problema de x2, pero el diseño de PCB recomendado muestra los condensadores de x2 en la entrada y la salida. Su único reconocimiento es gran valor y capacidad total .
Últimamente en la entrada, aunque discuten otros tipos, recomiendan un condensador cerámico dieléctrico tipo X5R o X7R de gran valor y gran calidad
para filtrar el ruido en la fuente de voltaje de entrada y limitar el rizado de entrada
y
mejores características de temperatura y voltaje
La selección del capacitor de salida depende de la ondulación de salida (capacitancia total y ESR) y la respuesta transitoria. Recomiendan:
Condensador dieléctrico cerámico X5R o X7R, u otro condensador de tantalio o condensador electrolítico de aluminio de bajo ESR
Muchos datos de diseño y recomendaciones, que faltan en la hoja de datos, están en la Nota de aplicación 1092.
Lea otras preguntas en las etiquetas schematics