Digo que tengo Atmega8A, tengo curiosidad acerca de por qué su disposición de pines no está en orden Por ejemplo, los pines número 14-19 van para PB0-PB5 y 9 y 10 para PB6 y PB7, respectivamente. ¿Por que es esto entonces? No es todo acerca de este IC en particular. He visto este ajuste irregular muy a menudo en muchos lugares. ¿Tiene alguna razón en particular o algo así?
Las asignaciones de pines se realizan a menudo de una manera "fácil para el fabricante y los clientes".
Por ejemplo, en el paquete DIP / SOP, a menudo encontrará los pines de la fuente de alimentación en las esquinas, o justo en el medio. Eso no tiene ninguna ventaja específica, además de facilitar el enrutamiento de señales en una PCB para que las líneas de datos no tengan que cruzar las líneas eléctricas.
El orden de los pines en familias "antiguas" como los Atmegas a menudo "creció" sobre el tamaño. De esa manera, puede mostrar diseños de referencia de personas con el zócalo para la variante "más larga" de su cartera. Los "pines cruciales" (VCC, GND, xtal, reset) estarían en posiciones "fijas", y los pines GPIO que tienen las variantes más grandes sobre los más pequeños se agregarán a ambos lados de eso (creo que eso es mucho) de Atmegas tienen poder directamente en el centro del caso).
Para dispositivos de muy baja integración (lea: IC precoz, IC de alta corriente), el costo de enrutar un carril plano metálico alrededor del dado puede ser lo suficientemente alto como para dictar un mapeo de pines "fácil" con perspectiva del fabricante que no No se vea demasiado sensible desde la perspectiva de un usuario. En MCUs, ese no suele ser el caso. Más a menudo, los paquetes DIP / SOP están orientados al cliente con un "volumen más bajo / velocidad más baja", por lo que el objetivo principal del diseño era un paquete cuadrado, y la geometría pura hace que sea difícil mantener un mapeado de pines sensible cuando se usa la misma matriz de silicona. en otro paquete.
He descargado la Hoja de datos a su Atmega8A, y debo estar de acuerdo, el orden de pin DIP es un poco arbitrario. De hecho, es relativamente arbitrario en comparación con otras arquitecturas de MCU en paquetes de ese número de pines. Pero tal vez se deba a (en mi opinión) el hecho de que el niché de Atmega no es MCU "fácil de integrar", sino MCU que son capaces de generar altas corrientes, y por lo tanto, el enrutamiento de IO flexible mencionado anteriormente podría complicarse un poco más, y Además, no tan a menudo necesario.
Lea otras preguntas en las etiquetas integrated-circuit