Estoy usando un 542MILF en un diseño.
La hoja de datos dice que la impedancia de salida es 20Ω (no una impedancia de salida baja)
¿Debería tener utilizar la terminación de la serie e.i. Resistencia de 30Ω seguida de una línea de transmisión de 50Ω porque este IC tiene una impedancia de salida bastante alta.
Si la señal del reloj se dirige a una entrada de HiZ, ¿puedo seguir utilizando la terminación paralela?
Gracias
La hoja de datos es bastante clara.
Los trazados de salida del reloj de más de una pulgada deben usar series terminación. Para terminar en serie una traza de 50Ω (una uso de impedancia de traza), coloque una resistencia de 33Ω en serie con La línea del reloj, lo más cerca posible del pin de salida del reloj. La impedancia nominal de la salida del reloj es de 20Ω.
Primero necesito corregir tus suposiciones.
20Ω typ es la impedancia más baja en los controladores lógicos CMOS de 5 V existentes.
Tenga en cuenta que este chip tiene un tiempo de aumento de 1ns (típico) y se recomendó un sesgo máximo de 500 ps y 1 "como máximo para la longitud de la ruta para un mejor rendimiento.
Significa que la integridad de la señal de los relojes se degrada a medida que la longitud de la ruta aumenta más allá de esto sin la coincidencia de impedancia, pero se mantiene con la coincidencia.
Las reglas de la línea de transmisión para la coincidencia de impedancia se vuelven importantes cuando el tiempo de subida, Tr es < 15% del retraso de propagación. es decir, la longitud de onda es \ $ \ lambda = ~ 0.35 / Tr \ $, por lo tanto, si Tr es mayor que el 5% de un \ $ \ lambda \ $. Otros utilizan el 10% como regla general con menos margen en la integridad de la señal.
De lo contrario, las pistas inductivas con capacitancia distribuida pueden ocasionar un exceso y un timbre. La carga paralela puede reducir la Q y el tiempo de descomposición.
Una verdadera impedancia combinada con línea de banda y resistencia de terminación es el escenario ideal a expensas del 50% de reducción de Vpp.
Obviamente, se pueden hacer compromisos entre el timbre y la impedancia de carga si conoce el nivel de timbre, pero generalmente esto no es necesario, ya que las terminaciones se pueden dividir de Vcc a gnd para mantener el sesgo correcto alrededor de los umbrales de entrada.
Esencialmente, estas reglas del diseño de la línea de transmisión se aplican a todos los CMOS para el tiempo de subida frente a la longitud de la ruta cuando es necesario aplicar estas reglas. Esto se debe a que el tiempo de aumento de los controladores de impedancia de salida más alta con una capacidad de carga más alta resulta en tasas de cambio más bajas, se pueden usar longitudes de ruta más largas sin terminaciones utilizando pistas de impedancia controladas cuidadosamente.
Microstrip: Stripline.:
Zo= 60-70 Ohms for w/h = 1, 0.6 times that of microstrip.
40-50 ohms for w/h = 2. 0.6 times that of microstrip.
Propagation Delay: 150 pS/in 180 pS/in
Average Propagation Delay: 2 nS/ft between microstrip and stripline.
(Ref Henry Ott)
Lea otras preguntas en las etiquetas layout transmission-line high-frequency clock