He examinado algunos IC de DDR3 de diferentes compañías y diferentes densidades con el mismo ancho de bus de datos, y todos parecen tener los mismos paquetes (dimensiones, paso de bola, etc.) incluyendo qué bolas corresponden a qué función (excluyendo los bits de dirección superior para diferentes densidades).
¿Esto se debe a que existe un estándar (convención, JEDEC?) para qué paquete y almohadillas se usan para varias densidades / anchos de bus de memoria DDRn? Lo pregunto porque me pregunto si puedo diseñar una huella para un proyecto mío que puedo suponer que funcionará cuando se rellene con diferentes DDR3 (tiempo y densidad), los IC suponen lo siguiente:
- El ancho del bus de datos es el mismo.
- Todas las líneas de dirección necesarias están conectadas.
- Tengo la capacidad de configurar el controlador DRAM.
- El enrutamiento puede manejar las velocidades potencialmente más rápidas de un IC diferente.