Retardo de propagación en un circuito asíncrono

1

Considere el circuito que se muestra a continuación, donde la demora de cada flip flop es de 10 ns y la demora de cada compuerta AND es de 5 ns cada una. ¿Cuál es el retraso total de propagación?

Mi intento: -

1) Considere ese estado inicial, es decir, Q0Q1Q2 = 000. Entonces, después de 10ns (5 + 5), obtenemos entradas para todos los flip flops.

2) Ahora, cuando aplicamos el reloj al primer flip flop (T0), produce una salida después de las 10 ns que actúa como una entrada para T1.

3) Después de 10ns, T1 produce salida en 20ns y activa T2. Pero a las 15 ns, la salida de la 1ra. Puerta AND llega simultáneamente al flip flop T1 y la 2a. Puerta y la 2a y compuerta AND produce la salida en 20 ns (15 + 5).

4) Ahora T2 toma otras 10ns para producir una salida Q2 a 30ns (20 + 10).

Por lo tanto, el retardo total de propagación debería ser de 30 ns de acuerdo con mí.

Pero la respuesta es 30 + 5 + 5 = 40ns.

Por favor, ¿alguien puede decirme a dónde me voy mal?

    
pregunta Rajesh R

1 respuesta

2

En su primer paso, asumió que las entradas de flipflop son estables a 10 ns. Pero no es el caso.

Diga la entrada a los primeros cambios de flipflop en t = 0. Debido a esta entrada, una entrada de la 1ª puerta AND se verá afectada a 0 ns, y la otra entrada se verá afectada solo después de 10 ns debido al retraso causado por T0. Por lo tanto, la salida de la compuerta AND puede cambiar a 5 ns así como a 15 ns. Y hay que tener en cuenta el tiempo necesario para la última transición.

Por lo tanto, T1 obtendrá una entrada estable solo a 15 ns. Entonces producirá una salida estable solo a 25 ns.

De forma similar, la siguiente salida de la puerta AND será estable solo en 30 ns. De ahí la salida final por 40 ns. Entonces el retraso de propagación es de 40 ns.

El retraso de propagación es el tiempo máximo que toma un circuito o sistema para proporcionar una salida correcta y estable después de aplicar una entrada.

Aquí, las rutas disponibles desde la entrada hasta la salida y los retrasos correspondientes son:

  1. Salida de entrada A1-A2-T2: 20 ns
  2. Salida-entrada-A1-T1-T2: 25 ns
  3. Salida-A1-T1-A2-T2 de salida: 30 ns
  4. Salida-T0-T1-T2 de salida: 30 ns
  5. Salida-T0-A1-A2-T2 de salida: 30 ns
  6. Salida-T0-T1-A2-T2 de salida: 35 ns
  7. Salida-T0-A1-T1-T2 de salida: 35 ns
  8. Salida-T0-A1-T1-A2-T2-salida: 40 ns

Entonces la salida puede cambiar a 20 ns, 25 ns, 30 ns, 35 ns y a 40 ns debido a la entrada aplicada a 0 ns. Por lo tanto, la salida estable válida viene solo después de 40 ns. Por lo tanto, 40 ns es el retardo de propagación aquí.

    
respondido por el nidhin

Lea otras preguntas en las etiquetas