Estoy tratando de manejar un P-Mosfet lógico desde un 2-3Decoder 74HC238, el problema es que cualquiera que sea la entrada a la compuerta del MOSFET, siempre obtengo un alto rendimiento en el drenaje.
Encuentre amablemente el esquema adjunto, si hay un error defectuoso. 
Q1 es la salida, DEM1 es la entrada del 74HC238 (directamente conectado)
Creo que su circuito estaba destinado a ser como el siguiente y usted ha conectado el Source-Drain invertido (y un tipo P en lugar del tipo N).
Simulación de Proteus, mostrando ambos estados
SimulacióndeProteus,quemuestraambosestadosutilizando74HC238paraconducirlapuerta
Parece que tienes los componentes correctos en los lugares equivocados. Prueba uno de estos.
Implementación con un FET de canal P:
Manteniendo el FET del canal P, una entrada lógica baja dará como resultado una conducción FET, corriente a través de R1, y una lógica alta en la salida.
Implementación con un FET de canal N:
Al reemplazarse con un FET de canal N, una entrada lógica baja hará que el FET no se realice, no haya corriente a través de R1, y una lógica alta en la salida.
Ambos esquemas asumen que la tensión de alimentación, Vcc, es equivalente a la tensión de entrada. Si todo lo que tiene es un FET de canal P, vaya con el primer esquema. Sin embargo, los FET de canal N suelen ser más baratos que un canal P con capacidad similar. También depende cuando se desea un voltaje a través de R1 también.