¿Cómo funciona este pestillo SR?

1

Al principio, tengo que decir que no estoy en Ingeniería Eléctrica, estoy estudiando Informática Fundamental, y surgió esta pregunta, después de un tiempo considerando que decidí publicarlo aquí.

Encontré algunos temas "bastante similares" al publicar esto, pero no puedo entender en absoluto. ¡Tal vez porque el OP y los proveedores de respuestas están hablando cosas como ingenieros eléctricos!

Puedo entender las puertas lógicas básicas y el flip-flop básico

Esta es la pregunta:

  

La figura muestra un flip-flop RS usando dos puertas NOR. ¿Cuál de las siguientes es la tabla de verdad correcta para el flip-flop? Aquí, "sin cambios" que se muestra en la tabla significa que las salidas mantienen un estado anterior, y "inestable" significa que las salidas están en un estado inestable.

Esta es la tabla de verdad que encontré en Internet, que indica que a es la respuesta correcta:

LoquenoentiendoaquíesporquéQ=0yQ=1cuandoS=0,R=1yS=1,R=0respectivamente,deacuerdoconlatabladeverdadQdelapuertaNORdeberíaser0y0?

¿Y cómo podemos determinar que Q será "sin cambio" o "inestable"? Creo que hay una explicación clara para que personas como yo puedan entenderlo, ¡no solo los ingenieros!

    
pregunta NeedAnswers

2 respuestas

2

Si se restablece el pin de reinicio, la salida irá a cero.

Establecer el pin que va alto hace que la salida vaya a uno.

Esta es la función de un SR (Set-Reset) -Flip Flop, que actúa como una "memoria" de un solo bit. Ellos bloquean sus salidas debido a las puertas interconectadas, como se ve en el primer diagrama.

No pasa nada a la salida cuando las entradas no se cambian. Suceden cosas malas / extrañas cuando ambas entradas se cambian al mismo tiempo a un estado BAJO. Los circuitos diseñados con estos pueden tener efectos extraños si no se toman medidas cuidadosas para evitar las condiciones de la carrera o el reloj (si se trata de flip flops SR) / retrasos en la puerta que causan las entradas simultáneas de 0 en S y R.

La tabla de verdad de la compuerta NOR es importante porque muestra cómo interactúan las dos partes del SR Flip Flop: las salidas de la compuerta NOR se incorporan a las entradas de la otra, lo que le brinda el efecto de enclavamiento de la salida.

Puede poner las entradas S y R ALTAS al mismo tiempo si lo desea, pero no se ajusta a la teoría digital de las salidas "Q y NO Q", por lo que normalmente no es aceptable y se llama "ilegal" En las tablas de verdad.

Las cosas malas suceden cuando ambas entradas se configuran en nivel bajo, si ambas entradas eran previamente altas, debido a los retardos de compuerta de las puertas NOR. Esto puede causar oscilaciones de la salida debido a la retroalimentación en el circuito.

Puedes leer más sobre estas condiciones de carrera en aquí y aquí

    
respondido por el KyranF
1

ALGUNOS ANTECEDENTES ...

Mirando el gráfico, a continuación, la imagen inferior muestra el símbolo lógico para una puerta NOR verdadera positiva convencional, y la imagen superior muestra el símbolo de su así llamado DeMorgan equivalente, un AND verdadero negativo.

Latabladeverdadmuestraquesonequivalentes,lógicamente,ylamaneramásfácil,paramí,derelacionarlasesconsiderarlapartedeentradadelínearectadelapuertasuperiorparadenotar"Y" y la línea curva del inferior para denotar "O".

De esa manera, dado que la puerta superior es un AND y se muestra con dos burbujas como entradas, se lee: "dos ceros forman un uno", y la puerta inferior, siendo NOR, dice: "cualquiera de ellos hace una cero".

AHORA, AL FRAY:

Aquí hay un pestillo NOR y su tabla de verdad:

yparaobservarlosestadosdeentradaysalidadeunpardeNORconfiguradoscomounpestillo,tenemos:

Donde "A" es el cierre básico y donde rojo indica una lógica alta y azul indica una lógica baja.

Haciendo referencia a "B" y examinando la tabla de verdad de NOR, encontramos que si R es alto (una lógica 1), independientemente del estado de U1-2, Q debe ser bajo .

Lo mismo es cierto para U2, con el resultado de que si R y S se mantienen ambos altos, Q y no Q deben permanecer forzadamente bajos, y por lo tanto son estables, hasta que R o S , o ambos cambian de estado.

Si reconstruimos el pestillo con el equivalente de DeMorgan para U1, tendremos "C", y como U1-1 (R) y U2-2 (S) aún se mantienen altos, U1-3 (Q) y U2-3 (notQ) se mantendrán bajos, así que nada ha cambiado de forma lógica.

En "D", ahora forzamos U1-1 bajo mientras dejamos U2-2 alto, lo que impulsará Q alto y AJUSTE el pestillo, y dado que las entradas de U1 ahora son ambos bajos, su salida aumentará y forzará El nivel U2-1 asegura que el pestillo se mantendrá FIJADO sin importar lo que haga U2-2.

En "E", U2-2 baja, pero como U2-1 es alto, el pestillo se mantendrá en SET. Es importante tener en cuenta que con "R" y "S" bajas y con el seguro SET, el cierre está estable y en uno de sus estados de inactividad.

En "F", "R" se impulsa alto, lo que fuerza a "Q" bajo, y dado que "S" ya es bajo, U2-1 va en baja a las fuerzas noQ alta, REAJUSTE el pestillo y conduce a U1-2 alto haciendo que el estado de "R" no sea importante.

En "G", "R" ha regresado a su estado de reposo (haciendo que tanto "R" como "S" queden bajas), el pestillo es estable en su estado RESET, (como estaba en su estado SET con " R "y" S "ambas bajas) y está esperando que" S "se ponga alta, como en" D ", para que se AJUSTE nuevamente.

Dos advertencias:

1) Si el pestillo se enciende con sus entradas no flotando pero sin inicializarse expresamente, puede aparecer SET, o RESET, o con ambas salidas bajas o momentáneamente altas, pero solucionará el estado inestable (s) y establecerse en lo que dicten sus entradas.

2) Si ambas entradas se toman lo suficientemente alto durante el tiempo suficiente para mantener ambas salidas bajas y luego ambas entradas se bajan simultáneamente, ya sea que el pestillo se establezca en su estado SET o RESET es indeterminado, como lo muestra la tabla de verdad del latch, encima.

    
respondido por el EM Fields

Lea otras preguntas en las etiquetas