Todavía estoy dando mis primeros pasos para aprender VHDL y después de un par de días todavía no pude encontrar una solución para este problema.
Lo que estoy tratando de hacer es implementar un controlador LCD en un CPLD Altera MAX II que recibirá señales de un dispositivo existente.
Una de las señales es la señal de trama que es alta mientras se recibe una trama y, de lo contrario, baja. También tengo una señal de reloj que cambia de estado bajo a alto para cada píxel de datos disponible.
En mi CPLD tengo una línea y un contador de columnas que deben restablecerse en el primer borde ascendente del reloj , después del comienzo de cada cuadro y el contador de columnas debe incrementarse en cada flanco ascendente del reloj.
Lo que estoy tratando de lograr está representado en el siguiente diagrama.
Elproblemaalquemeestoyenfrentandoesquesiintentorestablecerloscontadoresenelbordeascendentedelaseñalframeeincrementarlosenelbordeascendentedelaclkseñalmesaleelsiguienteerror:
Error(10821):HDLerroratAddressController.vhd(116):can'tinferregisterfor"line[0]" because its behavior does not match any supported register model
Creo que debería ser una forma fácil de hacer esto, pero tengo problemas para resolverlo.