Cuando leí que el reloj de conversión de un ADC es, por ejemplo, 2 MHz. ¿Significa que el ADC realiza la conversión analógica a digital de n bits cada T = 1 / 2MHZ = 0.5 micro segundos?
Esto es lo que está escrito en el texto: con un reloj de conversión de 2 MHz, el ADC puede realizar una conversión única de 8 bits en 6 μs o una conversión única de 10 bits en 7 μs.
No entiendo cómo se derivan estos segundos segundos micro.
En el caso de un convertidor de aproximación sucesivo, realizará un paso de conversión por ciclo de reloj, que en realidad realiza un bit de la conversión. Por lo tanto, una conversión de 8 bits toma al menos 8 ciclos de reloj (4 us) y una conversión de 10 bits toma al menos 10 ciclos (5 us) con un reloj de conversión de 2 MHz (período de 0,5 us)
En el primer paso, realiza la conversión de MSB, preguntando "¿es el valor más de la mitad del voltaje de referencia?", estableciendo el MSB en '1' en caso afirmativo, y restando la mitad de la referencia o cero (en consecuencia) de la valor de entrada.
En el siguiente paso, convierte el siguiente bit, preguntando "¿el valor restante es más de 1/4 del voltaje de referencia?" y así sucesivamente para cada bit.
También hay algunos gastos generales, para tareas como almacenar el resultado final de la conversión en el registro de salida, restablecer el circuito interno y "congelar" el valor analógico para la siguiente conversión (en un circuito de "muestreo y retención") para mantenerlo estable durante la conversión real.
Los diseñadores de tu ejemplo convertidor aparentemente decidieron usar 4 ciclos de reloj adicionales para estas tareas, dando así un tiempo total de 6us y 7us para una conversión.
Hay ADC que pueden realizar una conversión completa en un solo ciclo de reloj, estos son conocidos como convertidores "flash".
Depende del tipo de ADC. Para un ADC flash, obtendrá una muestra por ciclo de reloj ADC con una latencia de un ciclo de reloj. Sin embargo, los ADC flash son bastante especializados y caros. Es más que probable que tenga una aproximación sucesiva o ADC segmentado. En ambos, se requiere un ciclo de reloj ADC por bit. Sin embargo, en un ADC segmentado, varias muestras se convertirán al mismo tiempo, por lo que aún obtendrá una muestra por reloj, pero tiene una latencia de un ciclo por bit. El ADC que tiene es probablemente un ADC de aproximación sucesiva, que es el más lento de estos tres tipos. Generalmente, un SAR ADC funciona muestreando la entrada durante varios ciclos, luego convirtiéndolo con un ciclo por bit. Por lo tanto, puede llevar 12 o 14 ciclos convertir 10 bits con un tiempo de muestreo de 2 o 4 ciclos y un tiempo de conversión de 10 ciclos.
Esto suena como si se utilizara el reloj de conversión para cada bit de la conversión.
Parece que se requieren 12 ciclos de reloj para una conversión de 8 bits y 14 ciclos de reloj para una conversión de 10 bits.
Esto significa que la conversión necesita 1 reloj por bit de conversión más una sobrecarga (quizás por tiempo de muestra y configuración de registro) de 4 ciclos de reloj.
Si identifica el ADC, podría ser más específico.
Actualización: enlace útil
Hay una excelente nota de aplicación de Freescale en este módulo, que se utiliza En algunos de sus microcontroladores. Encontrará la fórmula relevante para este dispositivo de aproximación sucesiva en la página 11. El tiempo mínimo para una conversión se alcanza cuando se especifica el número mínimo posible de relojes de muestra.
La Tabla 2 tiene más detalles sobre cómo se desglosan los tiempos.
HTH
Lea otras preguntas en las etiquetas adc