Puedes usar un circuito como este
simular este circuito : esquema creado usando CircuitLab
En este caso, el flip-flop SR formado por NAND1 y NAND2 (amortiguado por NAND3) hace que el amplificador operacional aumente o disminuya. Esto supone que RSET2 es mayor que RSET1. Si bien la entrada es menor que VREF y la salida es baja, D1 evita que la corriente fluya en RSET2, por lo que se puede ignorar, y la corriente en OA1 es $$ i = \ frac {V_ {Control} -V_ {REF}} {RSET1} $$ y el amplificador operacional aumentará a una tasa $$ \ frac {\ Delta V} {\ Delta t} = - \ frac {i} {C} $$ y el tiempo requerido para incrementar la op la salida del amplificador de 1.5 a 7.5 voltios es $$ \ Delta t = - \ frac {C \ Delta V} {i} $$ Cuando el amplificador operacional alcanza los 7.5 voltios, la salida será forzada alta, y también lo es la salida de NAND3 . Ahora, una corriente opuesta en RSET2 hará que el amplificador operacional disminuya a una tasa $$ \ frac {\ Delta V} {\ Delta t} = \ frac {i} {C} $$ donde $$ i = \ frac { 9V - V_ {Ref} - 0.7} {RSET2} - \ frac {V_ {Ref} -V_ {Control}} {RSET1} $$ Dado que RSET2 es menor que RSET1, la corriente agregada a través de RSET2 será mayor que a través de RSET1 , y el amplificador operacional se rampará negativamente. Esto continuará hasta que la salida alcance 1.5 voltios, cuando el flip-flop SR se alternará y el ciclo comenzará de nuevo.
La fase de salida BAJA está controlada por el voltaje de control, pero no es del todo conveniente, ya que si los 9 voltios no son estables, tampoco VREF y la velocidad de rampa tampoco. Esto es potencialmente un problema para largas duraciones de fase BAJA. Afortunadamente, esto es bastante fácil de solucionar:
simular este circuito
Este es un amplificador de diferencia, y producirá un voltaje de "Nuevo control" de $$ V = V_ {Ref} -V_ {Control} $$
La única restricción en las partes es el uso de un amplificador operacional riel a riel para los (1 o 3) amplificadores operacionales.