¿La compuerta lógica NAND es perfectamente simétrica?

Habrá una diferencia muy pequeña en ese circuito debido a las diferencias en VGS en la pila N mientras el circuito está hundiendo la corriente durante la conmutación. M1 será ligeramente más lento que M2 en algunas condiciones.

Sin embargo, es probable que haya otros factores, por ejemplo, en la forma en que se distribuye el circuito, que tendrán un efecto igualmente grande.

Define perfecto. Mucho de lo que hacemos en EE es sobre modelar. El modelo nunca es perfecto y, en la mayoría de los niveles de abstracción, el comportamiento de este circuito se consideraría simétrico. Si permitimos que diferencias muy pequeñas en un circuito que normalmente incluya decenas de estas puertas nos afecten, nunca lograremos nada.

Depende del medio ambiente.
Tal vez en su circuito anterior y en un FPGA sean iguales, pero en una biblioteca ASIC encontrará diferencias entre las distintas entradas.

Como los dispositivos M1 y M2 están en una configuración diferente, habrá una diferencia entre las entradas A y B.

Sin embargo, es posible que tengas que mirar muy duro y con cuidado para ver el tiempo o los efectos de umbral de esa diferencia.

Cuando diseñas una puerta lógica en un sistema, trabajas en las especificaciones máximas, pero esperas que se comporte más cerca de lo normal. A menudo hay una variación de 2: 1 o incluso de 3: 1 entre el máximo y las especificaciones típicas. Es probable que cualquier diferencia en el rendimiento entre las entradas A y B sea mucho más pequeña que la diferencia entre los tiempos máximo y típico.

Si le interesa el procesamiento de pulso de precisión, como en la creación de FlipFlops de un PFD de baja fluctuación, un detector de frecuencia de fase, debe comprender todas las diversas formas en que las cargas lucharán dentro del circuito permanezca alojado para alterar el siguiente impulso, para causar variaciones de retardo entre impulsos y, por lo tanto, fluctuaciones deterministas.

Una vez hice un chip con compuertas NAND intencionalmente asimétricas, para un sumador de ondulación en el que la velocidad de una entrada debía optimizarse, y la otra no tanto.

Entonces no, no necesariamente simétrica. Pero por lo general muy cerca.