diseño de SPI y señales analógicas

Navega tus respuestas
1

Estoy diseñando un tablero con señales mixtas. Hay un bus SPI y también un chip ADC. Ahora, durante la fase de diseño, ¿se recomienda tener una impedancia específica para estas trazas? La longitud no es mucho para las señales SPI y analógicas. He visto a algunos ingenieros hacer el diseño de SPI con una impedancia característica de 50Ohms y un análogo de 75Ohms. ¿Es esto tan crítico? Mi SPI es un máximo de 2MHz y un análogo de 100KHz máximo. Entonces, ¿se están considerando las consideraciones de impedancia para tal diseño?

    
pregunta Board-Man

1 respuesta

3

Si la señal Trise y Tfall son 10: 1 más largas que el tiempo de viaje a lo largo de la ruta de la PCB (y la ruta del cableado), no necesita un diseño de impedancia controlada. [Note que algunas personas usan 20: 1. ]

Lo que esto significa es: con 100 nanosegundos de Trise y Tfall, la longitud eléctrica de la traza / cable puede ser de 10 nanosegundos (aproximadamente 5 pies), si se usa el estándar FR-4 (con Er de 4.5). Las personas debatirán sobre el uso de retrasos de ida o ida y vuelta.

Lee también esta respuesta: Distancia entre trazas SPI para evitar la comunicación cruzada

La nota que edité esto (aproximadamente 5 pies) es correcta, ya que sqrt (4.5) para FE-4 es una relación de 2.2 más lenta que la velocidad de la luz. Así, 5 pies de traza de PCB, en la parte superior del FR-4, donde la mayor parte de la energía está en el FR-4 subyacente y NO en el aire, se vuelve 2.2X más largo o 11 nanosegundos. Uso 1 nanosegundo / pie como buen número de trabajo.

    
respondido por el analogsystemsrf

Lea otras preguntas en las etiquetas

Métodos precisos para medir la energía en un circuito RLC RFID RC522 con STM32F769I-Discovery