¿Cómo encuentra las vías enterradas en Altium Designer?

Navega tus respuestas
1

Estoy trabajando en un PCB complejo de 8 capas al que he realizado una serie de cambios y mejoras.

Ahora quiero enviar el tablero a la producción y quiero verificar cualquier costo innecesario. Una de las cosas que quiero verificar es para cualquier vias enterradas. El tablero tiene un montón de vias ciegas. Si se encuentra una vía enterrada, quiero diseñarla.

Mi pregunta es; ¿Cómo encuentras vías enterradas en Altium Designer?

    
pregunta sa_leinad

2 respuestas

2

En Altium Designer, abra el archivo PCB.

  1. En la esquina inferior derecha, seleccione el menú PCB .
  2. Seleccione PCB en el menú.

LapestañaPCBseabrey,deformapredeterminada,seacoplaalladoizquierdo.

  • Abre el menú desplegable.
  • Selecciona Hole Size Editor .

  • Busque una entrada que no se conecte con Top Layer o Bottom Layer y seleccione la casilla de verificación.

    • Las vías cargadas se mostrarán en las áreas resaltadas arriba, si las hay.

        
    respondido por el sa_leinad
    1

    Hay varias formas fáciles de hacer esto:

    1. Para empezar, nunca hagas las vías entre las capas "incorrectas". En el administrador de pila de capas, en el cuadro de diálogo de pares de exploración, debe definir cada par de capas que desea habilitar para colocar las vías para conectarse:

    Sinuncahabilitalacolocacióndelasvíasentrelascapas4y6(porejemplo),Altiumsimplementenolepermitirácolocarlasvíasentreesascapas,porloquesabequenoexistentalesvíasensudiseño.

  • Primero, genere sus resultados de fabricación una vez. Luego solo mire la tabla de taladros en su dibujo fabuloso. Hiciste un dibujo fabuloso, ¿no? Si está creando un diseño lo suficientemente complejo como para tener una visión ciega, debería proporcionarle a su proveedor un dibujo fabuloso:

    • Sidealgunamanerahicisteaccidentalmenteunavíaentrecapasquenodeberíastener,laverásfácilmenteensupropialíneaenlatabladeexploración.

  • Control visual. Todas las vías ocultas o ocultas se mostrarán con su centro dividido en colores para indicar las capas que se conectan:

  • Verificación de la regla de diseño. Si configura sus reglas de diseño para no permitir los campos ocultos y ocultos y ejecuta el DRC, cualquier elemento restante ocultos o ocultos de la edición anterior se debe encontrar como errores de DRC (no he probado esto).
    • respondido por el The Photon

    Lea otras preguntas en las etiquetas

    12v DC a USB tipo C ¿Cuál es el problema con NRZ y cómo la codificación de línea de manchester se maneja fuera de los relojes de sincronización de fecha y hora?