Crystal ESR o Frequency Stability / Tolerance, ¿cuál es más una prioridad?

1

Estaré usando un cristal de 12MHz, CL = 20pF en un chip NXP. Actualmente, la elección es entre menor ESR (60ohms vs 100ohms) o menor estabilidad (50ppm vs 10ppm). ¿Qué especificación es más importante? ¿Debo elegir una ESR inferior a 50 ppm o superior ESR a 10 ppm?

    
pregunta cknz

3 respuestas

1

Lo que significa "estabilidad" en este contexto es un límite a los efectos de la temperatura. Por ejemplo, el fabricante puede garantizar que la frecuencia no cambie más de 10 ppm en el rango de -10 a + 60 ° C. Es distinto de la tolerancia inicial.

La ESR tiene un efecto sobre la capacidad de pulido del cristal y la disipación de la potencia y, probablemente, la fluctuación de fase.

Si tiene demasiada disipación de energía, puede hacer que el cristal se desplace con el tiempo solo por esa causa.

Personalmente me inclino a elegir el que tenga una ESR más baja a menos que la sincronización precisa sea de gran importancia en la aplicación. O quizás el de alta disponibilidad, proveedor de pedigrí y menor precio.

    
respondido por el Spehro Pefhany
1

Hay varias fuentes de error en los osciladores de cristal XO. ESR no es uno de ellos, pero para los osciladores resonantes en serie que resuenan a una frecuencia ligeramente desplazada, y el rango de sintonización VCXO dependiente de Q, ESR es muy importante. Así que considera todo lo siguiente.

  • Error de tolerancia a 25'C (ppm) debido a la clasificación de fábrica y cortes de ángulo de tolerancia más pequeños en el cristal
  • El error de estabilidad de la temperatura sobre el rango definido puede hacer una gran diferencia, ya que la curva para AT XTals es una característica de tercer orden según el corte del ángulo Xtal. Se puede elegir un rango estrecho y obtener una curva de error de temperatura de pendiente más baja cerca de la temperatura ambiente, pero un rango de desplazamiento más amplio en extremos como -20 ~ 50'C, -30 ~ 60'C o -40 ~ 70'C, según su entorno.
  • error de envejecimiento; esto depende de la calidad del cristal de SiO2 (cuarzo) sintético purificado de la migración de electrodos de las impurezas y el sellado del paquete. También puede depender del nivel de conducción en uW, donde menor es mejor y menor temperatura. Pero a menudo se especifican como 5 ppm en el primer año a 25'C y pueden reducirse por año después de esto
  • error de vibración y choque , la tensión de unión del alambre al cristal puede compensar la frecuencia y son propensas a fallas prematuras si Xtals se cae al piso. Esto puede cambiar tanto como la temperatura, pero depende del alto nivel de vibración.

  • Cuando tenía una base de datos de números de pieza de stock, mi descripción incluiría xx MHz 25/50/5 -40 ~ 70'C (para tol./stab/age), tamaño del paquete y carga pF

respondido por el Tony EE rocketscientist
1

Depende completamente de tu aplicación. ¿Cuáles son las especificaciones del chip NXP? ¿Cuánto -R tiene, y cuánta precisión necesita?

ESR afecta la rapidez y facilidad con que se inicia el cristal. Básicamente, lo difícil que es para ser "golpeado" con la corriente para comenzar a oscilar. Bajo ESR significa un inicio más confiable del cristal a través de PVT.

Si el chip NXP tiene una R sustancial, no necesitas un cristal ESR inferior. De hecho, la potencia adicional solo causará un envejecimiento más rápido del cristal. La regla de oro es que -R debería ser 3 veces el ESR.

Si su aplicación necesita una mayor precisión, obviamente querrá usar el cristal de ppm bajo (asumiendo que puede garantizar que se iniciará en todas las condiciones). Tony Steward, mayor que el sucio, ya ha cubierto la precisión en su respuesta.

    
respondido por el Annie

Lea otras preguntas en las etiquetas