Demoras de puerta y enrutamiento en función del voltaje y la temperatura

Navega tus respuestas
1

Según entiendo, al ver videos de overclocking, la frecuencia máxima de funcionamiento de un ASIC digital es una función del voltaje y la temperatura. Específicamente, parece que la frecuencia de operación máxima aumenta con voltajes más altos y temperaturas más bajas.

Mi conjetura es que el retardo de la puerta y el retardo de enrutamiento varían con el voltaje de operación y la temperatura. ¿Es eso correcto? Dado un nodo de proceso (por ejemplo, FinfET + de 16nm de TSMC), ¿dónde puedo encontrar documentación (por ejemplo, hojas de datos) que explique cómo varían los retardos de enrutamiento y puerta con el voltaje y la temperatura?

    
pregunta Randomblue

2 respuestas

2

Para las tecnologías submicrónicas, la frecuencia operativa máxima de un ASIC digital en función de la tensión y la temperatura de gate and routing es más compleja que en el CMOS clásico. En particular, hay un nuevo efecto llamado "ITD", vea esto artículo académico

  

Uno de estos factores es la dependencia de la temperatura inversa (ITD)   efecto 1 . Cuando un circuito está funcionando en baja tensión, el   el retraso de propagación de una célula puede disminuir a medida que aumenta la temperatura.

Por lo tanto, la refrigeración de un procesador no ayuda necesariamente.

Para obtener detalles exactos, probablemente deba ponerse en contacto con TSMC, consultar sus informes técnicos o buscar artículos más recientes de las conferencias mundiales de SEMICON.

Con respecto al overclocking, estos días deben haber terminado: los procesadores modernos de 22-14 nm emplean reguladores LDO integrados locales que pueden configurarse de manera constante pero diferente para diferentes bloques de CPU, por lo que la tensión de alimentación externa tiene poco o ningún efecto en el rendimiento general de la CPU.

    
respondido por el Ale..chenski
1

Hace algunos años participé en la escritura del software EDA, y el proceso para determinar el retraso de una puerta específica fue:

  • Obtenga el archivo .lib para la tecnología seleccionada. Consulte el formato de archivo: enlace
  • Busque el modelo de celda y el "arco" específico que le interesa (pin de entrada / salida, subir / bajar)
  • Elija una "esquina de sincronización" y los parámetros de voltaje / temperatura
  • Determine un giro de entrada adecuado y una carga de salida. Si tiene problemas con esto, simplemente puede simplificarlo a una cadena de la misma puerta para determinar un valor "estándar".
  • Usando el modelo lineal (o de otro tipo) de la biblioteca, ahora puede simplemente leer lo que es el retraso.

Nos aproximamos al retraso de enrutamiento con Elmore Delay que funcionó lo suficientemente bien.

Obtener el archivo .lib es un dolor; ya sea que necesite llamar a su representante (que eventualmente tendrá que hacer de todos modos) o conseguir que uno de sus contactos en la industria le dé uno.

Tenga en cuenta que la demora es, en cierta medida, un parámetro basado en el rendimiento; puede variar en un pequeño porcentaje, no solo entre chips, sino incluso entre diferentes partes del mismo chip. Su palabra clave de búsqueda para esto es "variabilidad de PVT".

    
respondido por el pjc50

Lea otras preguntas en las etiquetas

¿Por qué un detector de voltaje de CA sin contacto detecta el voltaje en una línea de CC que no está fluyendo? ¿Por qué no podemos copiar los patrones remotos del automóvil?