Cómo encontrar Gate Delay

Para un sumador de un solo bit, el retraso de propagación en el peor de los casos es el tiempo más largo que se tarda en obtener una salida estable, que en este caso es de 16 ns.

^{simular este circuito : esquema creado usando CircuitLab}

Sin embargo, para un sumador de N bits, debe considerar la ruta desde el bit menos significativo (LSB) de la entrada hasta el bit más significativo (MSB) de una salida estable - $$ A_0 \ rightarrow C_ {out, 0} \ rightarrow C_ {out, 1} \ rightarrow C_ {out, 2} \ rightarrow S_3 (1) $$ (C _{in, i} está implícito, pero no se muestra).

En el caso de su circuito, nos dan las siguientes rutas $$ A_i \ rightarrow S_i = 16ns (2) $$ $$ A_i \ rightarrow C_ {out, i} = 12ns (3) $$ $$ C_ {in, i} \ rightarrow S_i = 8ns (4) $$ $$ C_ {in, i} \ rightarrow C_ {out, i} = 4ns (5) $$

A partir de esto, calculamos la ruta más larga mostrada anteriormente en (1). Esto se calcula como $$ 12ns + 8ns + 8ns + 8ns = 36ns $$

Para obtener más información, consulte esto conferencia sobre circuitos de sumadores

El retraso máximo está determinado por la ruta más larga desde la entrada hasta la salida. Tienes razón, 16ns es el retraso máximo para este sumador completo. Las entradas A o B a S son más largas que cualquier ruta a C _out y son más largas que la entrada C _in a cualquiera de las salidas.

La forma más sencilla de encontrar el retraso máximo para un sumador de 4 bits es dibujar primero el esquema completo. Para cada etapa (columna de puertas) que comienza de izquierda a derecha, encuentre el retraso máximo. Te recomiendo que escribas el retraso debajo de la puerta. Para asegurarse de que obtuvo el número correcto, repita el proceso esta vez yendo de derecha a izquierda y escriba este retraso sobre la puerta. Si obtuvo el mismo número, hay un buen cambio que no cometió un error, de lo contrario, inténtelo de nuevo.

Con la práctica, comenzarás a notar patrones para acelerar el proceso.
_{Sugerencia: retraso máximo para cada salida de un sumador completo}