extraño resultado de simulación de Altera

Navega tus respuestas
1

Estoy tratando de construir un flip-flop en T desde un flip-flop en D. El flip-flop D se ve así

ylaformadeondasimuladamuestraquefunciona(cuandohayunflancoascendenteDsepasaráaQ)

Así que comencé a construir un flip-flop en T conectando Qnot a D (estoy esperando que cada flanco ascendente del reloj Q se alterne porque Qnot se pasa a Q)

perolaformadeondasimuladaseveasí

Q oscilará cuando CLK esté bajo. Un período de oscilación es alrededor de un par ns. Jugué con diferentes señales Clear y Preset, pero aún sucede.

Si alguien puede señalar mis errores. Gracias.

    
pregunta Timtianyang

2 respuestas

3

El primer esquema muestra un latch en lugar de un flip-flop D: reenvía D a Q cuando CLK está alto. Q mantiene su valor para CLK bajo.

Esto casi explicaría el comportamiento de su último circuito. Q debe permanecer constante cuando CLK es bajo. Reenviará! Q cuando CLK es alto y, por lo tanto, oscilará.

¿Por qué la oscilación ocurre con CLK bajo? No puedo explicarlo (¿quizás las dos capturas de pantalla son inconsistentes?).

    
respondido por el avakar
1

Cuando el reloj está ALTO, parece que hay un riesgo de carrera a través del circuito que causa una rápida oscilación.

Supongamos que la condición de inicio es Q = 0 (NO Q = 1)

cuando la señal del reloj va ALTA 

                        a b c d e f g
                        1   1 0

g bajará, lo que provocará que d suba, causando que c disminuya, lo que provocará que g suba. y así sucesivamente

cuando el reloj está bajo 

                        a b c d e f g
                        0   1 0

f es bajo, b es alto, c es alto, el sistema es estable

    
respondido por el JIm Dearden

Lea otras preguntas en las etiquetas

logos de adaptadores de potencia Placa ARM + FPGA para el desarrollo de productos industriales [cerrado]