Al leer una presentación en una placa de evaluación MPU, encontré este circuito en particular:
¿Puedealguienexplicarmelalógicadetrásdeestoycuálesesteescenariode"back powering" del que hablan las presentaciones?
Al leer una presentación en una placa de evaluación MPU, encontré este circuito en particular:
¿Puedealguienexplicarmelalógicadetrásdeestoycuálesesteescenariode"back powering" del que hablan las presentaciones?
Back Powering es lo que sucede cuando los datos que ingresan al pin de entrada de un dispositivo sin alimentación se enrutan a través de los diodos ESD internos del dispositivo hacia su riel de alimentación. A menudo, esto proporciona la potencia suficiente para ejecutar el dispositivo (especialmente con señales de alta inactividad) pero con consecuencias (a menudo graves).
Es difícil decirlo en ese circuito, pero tengo que asumir (debido a un proceso de deducción) que está en la placa de evaluación, no en el dispositivo JTAG.
Hay tres circuitos de alimentación importantes en cuestión aquí: REG_3V3, la alimentación del regulador de voltaje interno, VDDIO_3V3, la señal de alimentación del puerto JTAG IO 3.3V, y WALL_5V_IN, la entrada principal de alimentación a la placa.
El amplificador operacional compara esos voltajes (en realidad compara VDDIO_3V3 con el 87% de REG_3V3, gracias al divisor de voltaje R298 y R306). Si VDDIO_3V3 está por encima de ese voltaje de referencia del 87%, entonces la salida del amplificador operacional es alta. Esa señal alta permitirá que los MOSFET en la ruta de datos permitan las señales a través de la interfaz.
Sin embargo, cuando no hay alimentación en la placa, y cuando el JTAG está enchufado y encendido, VDDIO_3V3 estará a 3.3 V, y REG_3V3 estará a 0 V, por lo que esperaría que la salida del op-amp ser alto. Pero, estamos olvidando WALL_5V_IN. Como no hay energía en la placa, también estará a 0 V, por lo que el amplificador operacional no estará encendido. Por lo tanto, no genera nada en absoluto, y el divisor de voltaje formado por R297 y R305 entre 0 V y GND llevaría la salida a un estado bajo. Eso luego apaga los MOSFET que aíslan el bus JTAG del resto de la placa, protegiéndolo de cualquier señal que llegue que pueda dañarlo.
¿Por qué hay un comparador allí, y no solo monitorear la energía entrante directamente atándola a la puerta de los MOSFET? El manual del usuario lo explica así:
Las líneas de señal se desconectan cuando el i.MX28 se apaga para evitar que la herramienta JTAG vuelva a encenderse al procesador i.MX28. El circuito de desconexión se activa por el flanco descendente de la alimentación VDDIO_3V3 a través del comparador U48 cuando el procesador i.MX28 se apaga.
El suministro VDDIO_3V3 se genera internamente dentro del controlador i.MX28. Es posible (por los sonidos de las cosas) que la placa se encienda (WALL_5V_IN == 5V, REG_3V3 == 3.3V) pero que el chip se apague y no se ejecute (VDDIO_3V3 == 0V), en cuyo caso Los MOSFET deberían estar apagados; por lo tanto, el comparador para comparar los 3.3V generados por el i.MX28 con el suministro de 3.3V regulado externamente.
Lea otras preguntas en las etiquetas protection jtag