R-2R nunca se hace, consume mucha área, se empareja extremadamente mal, tiene parásitos demasiado altos, etc., etc.
Celdas y técnicas de condensadores conmutados y, casi con certeza, el diseño diferencial mantendrá el día.
Si su proceso es digital rico y analógico, entonces un enfoque sigma delta le dará los resultados correctos.
"Norsworthy, Steven R., Richard Schreier y Gabor C." Temes. "Convertidores de datos Delta-Sigma: teoría, diseño y simulación". Ed. Gabor C. Temes ,. Wiley-IEEE Press, 1996.
Un DAC de tubería de 8 etapas con 1 bit por etapa también funcionará, pero ahora necesitarás al menos un buen amplificador por etapa. Moverse a 1.5 bits por etapa producirá mejores resultados, pero a costa de tener más lógica para interpolar y controlar las etapas de 1.5 bits.
M. Moussavi, R. Mason y C. Plett, “Un convertidor digital a analógico canalizado, cuasi pasivo, diferencial, insípido, bipolar, diferencial, con 17.664 MSps de frecuencia de muestreo y -85 dB THD”, ESSCIRC 2002, pp. 699–702, septiembre . 2002.
Esto está basado en BJT (estremecimiento) pero los conceptos subyacentes son adaptables a CMOS.
Para 8 bits, una aproximación C-2C con una precarga y luego liquidación probablemente funcionará bien, pero se necesitan tapas P-P o M-M. No puede usar tapas de puerta para eso debido a su sub-umbral (y al cambio subsiguiente de capacitancia en las puertas), pero el cambio de sub-umbral probablemente esté bien. El proceso es desconocido.
- Aquí hay un documento que está bien:
L. cong, “Pseudo C-2C Ladder-Based Data
Técnica de conversión, “IEEE TRANSACTIONS EN CIRCUITOS Y SISTEMAS — II: PROCESAMIENTO ANALÓGICO Y DE SEÑAL DIGITAL, vol. 48, no. 10, pp. 927–929, septiembre de 2001.
y ...
L. Terman y L. Heller, "Una red de condensadores ponderados de dos etapas para la conversión D / AA / D", REVISTA IEEE DE CIRCUITOS DE ESTADO SÓLIDO, enero de 1979.
Siempre recomiendo este documento para aquellos preocupados por el emparejamiento:
P. Drennan y C. McAndrew, “Un modelo integral de desajustes de MOSFET”, REUNIÓN INTERNACIONAL DE DISPOSITIVOS DE ELECTRÓN, páginas 167–170, 1999.
Para el umbral inferior (circuitos translineales) recomiendo a los autores Wiegerink, Seevinck y Mulder para los buenos textos.
y para terminar, aquí hay un documento de rampDAC.
E. Delagnes, D. Breton, F. Lugiez y R. Rahmanifard, “Un ADC de rampa multicanal de bajo consumo de energía simple
Con un reloj virtual de hasta 3.2 GHz, "IEEE Transactions on Nuclear Science, vol. 54, no. 5, pp. 1735–1742, febrero de 2010.