Simulación FPGA: ¿necesita hardware FPGA?

Navega tus respuestas
1

Al leer la documentación de Altera sobre la programación de FPGA, puedo ver que el flujo de diseño está hecho de

Diseño - > Compilación - > Simulación - > Programación - > Verificación HW

El diseño consiste en escribir unidades de la función de Aceleración y usar IP para construir un circuito en esquemas, por ejemplo. utilizando quartus. El diseño es luego compilado. La simulación está hecha de simulación funcional y de temporización. La simulación funcional verifica que el diseño corresponde a la funcionalidad que queremos, mientras que la simulación de tiempo es para verificar el impacto del retraso de propagación. Solo en la fase de programación, el archivo generado en la compilación se carga en el FPGA y se ejecuta en el hardware para la verificación de HW.

De esto deduzco que la fase de simulación no necesita hardware. ¿Es correcto? Además, el documento menciona la plataforma de simulación de forma de onda para la simulación de temporización. ¿Existen otras herramientas para la simulación de tiempo y cuáles son las herramientas para la simulación funcional?

    
pregunta octoback

2 respuestas

2

Las herramientas de simulación en este software son una simulación digital pura del código que has escrito. No, no necesita hardware y, en general, se extrae completamente del hardware elegido. Hay algunas complejidades en esto, como la necesidad de establecer valores predeterminados en señales simuladas y simular un reloj. Esto generalmente se hace en algo como modelsim, en el que puede abrir su código.     

respondido por el mcmiln
2

Altera no tiene simulador propio. Envían Quartus con ModelSim Altera Edition. La herramienta es de Mentor Graphics.

Hay otros simuladores en el mercado:

  • Mentor Graphics QuestaSim
  • Aldec Active-HDL
  • Aldec Riviera Pro
  • GHDL
  • ...

Xilinx, por ejemplo, desarrolla un simulador propio: ISE Simulator; ahora Vivado Simulator.

Cada una de estas herramientas puede compilar archivos de origen (VHDL, Verilog, ...) en un modelo de simulación y ejecutarlo = > Simulación RTL.

Un sintetizador también puede emitir listas de red como código fuente equipado con primitivas. Estos archivos de origen se pueden compilar para una simulación de tecnología RTL.

Dependiendo de lo lejos que vaya (mapa, lugar, ruta, ...) el sintetizador puede emitir listas de red aún más detalladas como código fuente. Reemplaza las primitivas RTL con primitivas VITALES para simulaciones de temporización.

Debido a que la interfaz se basa en archivos de origen, cada simulador puede ejecutar todos los tipos de simulación digital si uno proporciona la lista de red como primitivos.

Nota: Una simulación más detallada se ralentiza.

Entonces no hay un dispositivo FPGA involucrado. Pero debe nombrar uno, para que la cadena de herramientas pueda elegir los primitivos y los parámetros de tiempo correctos.

PERO: ¡Todavía se necesitan pruebas de hardware!

Un modelo de simulación es solo un modelo y un FPGA actúa diferente en algunos casos de esquina. Algunas partes de un FPGA más la placa de desarrollo no se pueden modelar, por lo que se deben probar en el dispositivo físico.

Hay otras herramientas para la verificación funcional, pruebas de cobertura, ...

    
respondido por el Paebbels

Lea otras preguntas en las etiquetas

Exceder _ Habilitar el voltaje de entrada_ del optoacoplador Arduino Pro Micro clon: ¿conecta la alimentación USB y RAW al mismo tiempo?