Problema con la lógica de la cola / decodificación de memoria en un proyecto 6502

1

Tengo un problema para entender el siguiente esquema, específicamente la sección "Lógica de pegamento (Decodificación de memoria)" en la mitad inferior media:

EstaesunasimplecomputadoradetablerobasadaenunaCPU6502conRAM,ROMyunD-LatchquesirvecomoIO(queseveenlaesquinainferiorderechaconunsoloLED).Elmapadememoriaes

  • $0000-$3FFF:RAM(16K)
  • $4000-$7FFF:I/O(16K)
  • $8000-$FFFF:ROM(32K)

Laúnicaseñalquenoentiendoes/RAMSEL.ComosemuestraenelesquemaA15yA14seutilizanparadireccionarlostreschips(U2,U3yU7)./RAMSELsealimentaen/CE(chiphabilitado)delchipRAM(U3)queestáactivoennivelbajo,porloquesiloquedeboleeroescribirenRAM/RAMSELtienequeserbajo(0).

Supongamosquequieroleerelvalorubicadoen$1000enRAM(porejemplo,LDA$1000enensamblaje6502).Esperoqueelbusdedireccionesseade$1000,queenbinarioesb0001000000000000.Comosepuedever,lasseñalesA15yA14sonbajas(0),loquehaceque/RAMSELseaalto(1)atravésdelalógicadelpegamento.Porlotanto,laseñalen/CEesalta,loquehacequeelchipRAMnosealegibleyaqueestaráenmododealtaimpedancia.

Porotraparte,siquieroleerdesdeunaubicacióndeROM,digamos$F000/b1111000000000000,A15yA14sonambosaltos(1)yatravésdelalógicadepegamento/ROMSELseránbajos(0)(porloqueelchipROMpuedeleerseyaquesupin/CEesbajo)y/RAMSELseráalto(1)haciéndoloilegible.LomismoseaplicaparalaseñaldeIOSEL.

Asícomoentiendoesteesquema,lasseñalesparaleer/escribirenlaROMyenlaE/Sfuncionanbien,peronoparaelchipRAM.¿Estoyleyendomallalógicadelpegamento?

EDITAR:esteesquemasetomade este libro , en caso de que se lo pregunte.

    
pregunta georgjz

2 respuestas

1

Usted tiene razón, el / RAMSEL está equivocado para el mapa de memoria dado. U5B necesita ser una puerta OR.

    
respondido por el Icy
3

En lugar de líneas de dirección, la salida de U5-A y la salida de U5-C deben alimentarse a U5-B para obtener la selección de ram adecuada sin usar otro chip o compuerta. (Romselect NAND ioselect = ram select)

    
respondido por el Thed

Lea otras preguntas en las etiquetas