¿Cuál es la longitud máxima de ejecución en la secuencia serial de PCIe gen 3? [cerrado]

PCIe gen 3 usa codificación de línea 128b / 130b, por lo que la longitud de ejecución absoluta en el peor de los casos sería de 129 bits (128 bits codificados + la mitad del encabezado de sincronización de 2 bits). Esto supone que la PRBS mezclada y los datos de transmisión coinciden exactamente y se cancelan a cero para todo el bloque de datos de 128 bits, lo cual es posible pero extremadamente improbable. Tenga en cuenta que, a diferencia de 64b / 66b, el código de línea 128b / 130b no utiliza un aleatorizador de sincronización automática. El DC wander está limitado estadísticamente (en lugar de absolutamente limitado) debido a la aleatorización.