El circuito aparece 'sub-óptimo' a menos que desee alguna funcionalidad muy inusual. Explicar qué se pretende lograr con el circuito ayudaría a los montones.
Si Vsignal es inicialmente bajo, entonces cuando Vcc se aplica por primera vez, el voltaje en C1 será 0, por lo que la compuerta de M1 se cargará a tierra mediante "load".
M1 verá un voltaje de compuerta de Vcc dividido por C1 y Cgs de M1. Esto, en la mayoría de los casos, activará M1.
No hay una ruta de descarga significativa para C1 (principalmente fuga de M2 ds) por lo que si la fuga de C1 es baja, como ocurre normalmente con un capacitor no polarizado), M1 tenderá a permanecer encendido.
Al activar M2 se activará formalmente M1 y cuando M2 se apaga, M1 permanecerá como se indica arriba.
Para que M1 se apague cuando M2 está apagado, se puede agregar una resistencia R2 a M1gs.
-
Esto dividirá la señal de la unidad M2 por un factor de R2 / (R1 + R2), por lo que debe ser lo suficientemente grande como para evitar efectos no deseados.
-
Cuando M2 está desactivado, M1 permanecerá encendido debido a que C1 se está cargando. C1 se descargará a través de R2 con la constante de tiempo R2C1. La constante de tiempo debe ser lo suficientemente baja para evitar consecuencias no deseadas al tiempo que observa la necesidad en el párrafo anterior.
-
El apagado RC de M1 resultará en un apagado lento y el FET disipará la potencia a medida que pasa de encendido a apagado. Dependiendo de los valores de los componentes, esto puede ser inofensivo o puede destruir el FET.