¿Cómo caen los voltajes en las salidas a medida que aumenta la corriente?

1

Mientras observaba algunos circuitos integrados 74xxTxx, como esta sencilla puerta NAND , noté que la disminución mínima de \ $ V_ {OH} \ $ a medida que aumenta la corriente que fluye desde las salidas.

Pero, a mi entender, la ley de Ohm, \ $ U = RI \ $ implica \ $ \ frac {dU} {dI} = R * dI \ $, y como \ $ R \ gt 0 \ $, más En los flujos de corriente, la mayor debe estar en tensión en el pin en relación con el suelo.

Pienso , porque este comportamiento afecta solo a \ $ V_ {OH} \ $ y no a \ $ V_ {OL} \ $, que es porque cuando una salida es alta, genera corriente , de ahí la corriente negativa.

Pero contradice mi comprensión intuitiva de la electricidad, ya que creo que el sentido de la corriente no actúa sobre las resistencias, intuitivamente (de lo contrario, los circuitos de CA se volverían locos).

Como soy solo un principiante en electrónica y violín eléctrico, estoy seguro de que debo haber cometido un error en algún lugar, pero ¿dónde? Y, si mi razonamiento es bastante extraño, ¿cómo hacen los circuitos integrados 74xxTxx para lograr esta disminución de tensión?

    

2 respuestas

2

El comportamiento de CMOS Voh a medida que aumenta la corriente tiene sentido si considera que la salida tiene una resistencia interna en serie. También puede ayudar pensar cómo se probaría esto. Para probar la corriente de salida de Voh vs, se usaría una carga programable para poder configurar la corriente de salida como se desee y observar el voltaje. Un esquema parcial es así:

simular este circuito : esquema creado usando CircuitLab

M1 y M2 representan los transistores internos de la puerta lógica. Cuando la salida es alta, M2 estará "encendido". Sin embargo, incluso cuando está activado, tiene cierta resistencia, Rds (activado).

Iout representa un sumidero de corriente externo que se usaría para probar los parámetros de la hoja de datos. Iout se ajustaría a una corriente específica, y Vout se mediría a esa corriente. Así que ahora, con suerte, parece más intuitivo que el voltaje de salida descenderá a medida que aumenta la corriente. Es debido a la caída de voltaje de la fuente al drenaje de PMOS M2.

Podemos calcular el voltaje de salida usando la Ley de Ohm y la Ley de Voltaje de Kirchoff.

Vout = VCC - Rds (activado) * Iout

Tenga en cuenta que en realidad, Rds (activado) también variará con la temperatura, y cuando la corriente de salida es alta, PMOS M2 también puede calentarse. Así que no esperes que sea perfectamente lineal como una resistencia normal.

    
respondido por el mkeith
2

RdsOn = ΔVo / ΔIo (o resistencia en serie equivalente, ESR) para los FET de Pch y Nch

ΔVo = Vcc-Voh para "1" y ΔVo = Vol para "0" depende de la carga actual.

por ejemplo para Voh para cargas TTL, Vcc = 4.5V (5V-10%) Voh = 3.98V Io = -4mA por lo tanto, RdsOn = (4.5-3.98) / 4mA = 520mV / 4mA = 130 Ω (max) para Voh o output="1" (Pch FET)

por ejemplo para Vol para cargas TTL, Vol = 0.26V / 4mA = 65 Ω (máx.) para Vol o salida="0" (Nch FET)

Tenga en cuenta que la serie 74HCTxx está diseñada para reemplazar los circuitos integrados TTL con un ventilador de 10 cargas, por lo que el umbral de entrada es de 1.5 V en lugar de Vcc / 2 simétrico.

74HCxxx es la familia estándar de 5V CMOS con un umbral de entrada de Vcc / 2 +/- xx%.

También cada familia CMOS estándar tiene RdsOn ligeramente diferente pero tiende a ser simétrica, por ejemplo. 3.3V logic 74ALCxx está más cerca de 25 Ω mientras que 5V logic 74HCxx es 50 Ω y la familia heredada de CD4000 15V era ~ 300 Ω @ 5V

Especificaciones de Nexperia para 74HC08 tiene Vol / Iol = 37.5 Ω (tipo), 65 Ω (máx.) A 4,5 V, otros Mfg pueden variar ligeramente, pero generalmente están estandarizados.

    
respondido por el Tony EE rocketscientist

Lea otras preguntas en las etiquetas