¿La mayoría de las celdas de memoria / RAM están hechas con inversores?

1

En lo que respecta a las celdas de memoria (SRAM / ROM / Registers) en chips sencillos, todo lo que he visto parece utilizar el esquema del CMOS de dos inversores (solo de lecturas / googlings).

Supongo que los chips de la "vida real" son Registros / ROM / etc. creados con inversores o algo diferente (como un latch SR ... etc ...)

Dicho esto, ¿qué tipo de Latch / Flip Flop se usa más comúnmente en la Arquitectura de Computadores (como un contador o sumador o registro de cambios)?

Ya que hay como 8-9 tipos diferentes de pestillos / chanclas todos juntos (he oído que JK es el más "versátil", pero eso no significa necesariamente que se use más)

    
pregunta

3 respuestas

2

Es posible construir una RAM a partir de flip flops y multiplexores. Tales diseños requieren mucho silicio, pero pueden ser muy rápidos. Además, tales diseños permiten de manera inherente una RAM a cualquier número de puertos de lectura independientes de su puerto de escritura y permiten un comportamiento predecible si una ubicación de memoria se escribe y lee en el mismo ciclo (se garantiza que la lectura proporcionará datos antiguos durante la duración del ciclo) ).

Uno también podría construir una RAM utilizando un par de inversores con compuertas de paso en la ruta de realimentación, de modo que mientras se escriben nuevos datos, los circuitos que realizan el derecho no tendrían que luchar contra los transistores de realimentación de la RAM. Hacer un diseño de este tipo "correctamente" en CMOS requeriría ocho transistores para cada celda de RAM, una mejora considerable en el uso de un flip flop por celda. Desafortunadamente, también requeriría tener líneas de selección activa-alta y activa-baja para cada fila.

Un enfoque común para construir grandes RAM estáticas es tener un par de inversores que se realicen incondicionalmente entre sí, pero el lado del canal P sea lo suficientemente "débil" para ser dominado por un par de transistores del canal N ( uno de los cuales puede ser bastante grande) en serie con el cable del bus de columna. Esto requerirá dos cables de columna, cada uno conectado a un inversor a través de un transistor de paso de canal N, pero ambos transistores de paso pueden ser controlados por un cable de fila común. Una celda de memoria se escribe habilitándola y conectando a tierra uno de los cables de la columna. El transistor que conduce ese cable inicialmente tendrá que luchar contra el transistor del canal P de la célula, pero una vez que se haya superado, el transistor del canal P del otro lado se activará y el transistor del canal P que uno estaba combatiendo se apagará. El estado de "contención de bus" solo existirá por un momento.

Por supuesto, una vez que se adentra en memorias más grandes, se vuelve común abandonar la arquitectura de RAM estática en favor de la RAM dinámica que no solo reduce cada celda de memoria a un solo transistor, sino que lo hace con un diseño que termina siendo más compacto que casi cualquier otro diseño que se pueda hacer con la misma cantidad de transistores.

    
respondido por el supercat
2

El flip-flop "D" se usa casi exclusivamente; es lo que crearán la mayoría de las herramientas de síntesis lógica, y es fácil de entender y analizar en funcionamiento. A menudo se agregará un reinicio asíncrono, y todos los pines de reinicio estarán conectados entre sí al pin de reinicio del chip.

Los pestillos transparentes (T) ven algún uso en la sincronización de reloj.

    
respondido por el pjc50
1

Dado que las celdas de memoria deben ser lo más pequeñas posible, no se construyen como flip flops sino como inversores de acoplamiento cruzado (a menudo llamado un pestillo biestable) con elementos de paso para leer / escribir datos / barra de datos en la celda Al menos así se construyen las SRAM y los registros.

    
respondido por el gman

Lea otras preguntas en las etiquetas