¿Por qué este circuito lógico BJT solo funciona de manera intermitente?

El problema es la unión PN desde la base hasta el colector o T4. Cuando T5 está desactivado, el emisor de T4 está flotando. Si ahora aplica un alto voltaje al extremo izquierdo de R5, T4 actúa como un diodo desde la base hasta el colector. Esto activa T6 directamente desde la salida alta de T3.

Dicho de otra manera, la compuerta NAND formada por T4 y T5 tiene un error. No funciona cuando la entrada T4 es alta y la entrada T5 baja. Su lógica general era correcta, pero debido a que T5 está desactivado, T4 ya no funciona como el transistor que está asumiendo.

Para crear una compuerta NAND, simplemente gire su compuerta NOR utilizando PNP en lugar de NPN:

Por cierto, todo este problema desaparece si utiliza MOSFETS de canal N a nivel lógico en lugar de transistores NPN. Usted puede apilarlos y obtener lo que deseaba.

Los dos transistores desde R9 hacia abajo funcionan (obviamente) como una puerta NAND. Llamemos a la superior T4. (Acabo de ver que lo es; el esquema tiene la referencia un poco alejada del dispositivo).

Aquí es donde los transistores (he visto esto para bipolares y FET) pueden ser muy exigentes: por lo general, necesitan una trayectoria de polarización de tierra de CC sólida y la corriente a través de R8 puede o no encender o apagar adecuadamente T4 debajo todas las circunstancias.

Una resistencia de gran valor (alrededor de 100k) desde la base de T4 al suelo debería solucionar el problema.

Suponga que la salida es alta (T4 y T5 están activados), y toma B bajo; eso apaga T5, pero puede haber suficiente fuga T4 seguirá conduciendo; tocar R8 probablemente sea suficiente para evitar las fugas para proporcionar una ruta de polarización de DC y todo está bien otra vez.

Otra posibilidad es que las resistencias no tengan el tamaño correcto; cuando la respuesta llega a T1, la corriente transitoria será interesante. Miraré más de cerca y actualizaré esto en la mañana.