Como dice el título, ¿esto causaría problemas en un circuito y, de ser así, cómo lo solucionas (aparte de conectarlos a través de una puerta OR)?
Además, ¿podrías detener esto con un búfer? ¿Puede un búfer actuar como diodo (al menos no morir)?
Otra solución sería utilizar puertas lógicas de drenaje abiertas con una resistencia de pullup. La pregunta obvia es: ¿qué esperas que suceda cuando conectas tus puertas lógicas?
La lógica genérica, generalmente CMOS hoy en día, no tolera salidas conectadas juntas, y apagando un chip en una vez es una práctica que viola las advertencias de la hoja de datos.
Las salidas que están destinadas a compartir cables de salida generalmente no se implementan en Lógica que se apaga, sino que está conectada a la lógica. que es capaz de lograr una alta impedancia de salida (llamada tri-estado salidas). Los buffers del tipo tri-estatal 74BCT245 por ejemplo se usan a menudo para conectarse a buses de múltiples maestros, como la conocida ISA Bus de viejos PCs.
En generaciones anteriores de lógica, las salidas de colector abierto también Permitió múltiples controladores (pero requirió una solución de resistencia pullup). HP-IB (IEEE-488) y SCSI de un solo extremo se basaron en esto. Colisiones fueron posibles, y la detección de los mismos fue parte de la comunicación protocolo.
Normas de Ethernet para cables gruesos y cables delgados (10base5 y 10base2) utilizó un esquema de señalización de valor actual para permitir el cableado de dispositivos múltiples con detección de colisiones; Este fue un tipo de lógica multivaluada, no la lógica de la puerta que tiene dos estados.
La señalización diferencial moderna se puede hacer de manera similar para tener capacidad para múltiples controladores (ultra SCSI, serie multipunto IEEE-485, son ejemplos) por un esquema tri-estatal, con resistencia de terminación generalmente incluido.
¿Se puede dañar el IC sin alimentación? Sí. Podría ser. Y además de eso, también puede cargar la salida del otro IC para que el estado de salida lógica no sea correcto. En otras palabras, si un IC se enciende e intenta impulsar la salida a un nivel alto, el otro IC puede cargar la salida y evitar que alcance su voltaje de salida de lógica alta.
Sin embargo, hay una familia lógica que está diseñada específicamente para que pueda aplicar voltaje a las salidas incluso cuando el IC no está encendido. Las entradas y salidas no se dañarán y mantendrán una alta impedancia hasta que aparezca VCC.
El otro problema con la conexión de salidas no tiene nada que ver con dominios de alimentación separados. El problema es que si alguna vez conducen a estados opuestos (uno alto y otro bajo), el estado de salida real será indeterminado, y uno o ambos pueden dañarse, ya sea inmediatamente o con el tiempo. Por eso soy tan escéptico de toda la cuestión.
Si todavía está interesado, los términos de búsqueda que puede usar para encontrar estas puertas especiales son "apagado parcial" y "Ioff". Creo que esos son términos de propiedad de TI, pero también hay otros proveedores. Aquí hay una parte de ejemplo: número de pieza de TI SN74LVC1G08DBVR.
¡Buena suerte!
Depende de obtener el calor para proteger los dispositivos CMOS de salida. Y si tu tiene pequeños dispositivos de salida (pequeño W / L), las corrientes serán pequeñas y la generación de calor no será un problema.
Resumen ... depende de los tamaños FET.
Lea otras preguntas en las etiquetas logic-level logic-gates polarity