PCB's y diseño de conexiones de energía

Navega tus respuestas
9

He diseñado algunos PCB ahora, pero nunca he pensado mucho en las buenas prácticas. Eran tableros pequeños y la mayor parte del énfasis se puso en asegurarse de que todo lo que se necesitaba para conectar estuviera conectado.

Ahora quiero ser más serio en la fabricación de tableros bien diseñados. He diseñado y rediseñado mi proyecto actual varias veces tratando de crear un diseño atractivo.

Este proyecto se basa en el ATXMega256 mCU que se ejecuta en un cristal de 16 MHz, alrededor de 60 componentes en total y 7 u 8 de ellos son circuitos integrados.

Para mi próximo rediseño, planeo darle una oportunidad a "Manhattan Routing" para al menos intentar y ayudar con rastros locos en todos los sentidos, pero eso es un poco fuera de tema.

El problema con el que parece que me encuentro más es la comprensión de un método apropiado para ejecutar la energía en cada IC. Normalmente, solo los encadenaré, pero se dice que es una mala práctica.

Aquí están mis preguntas relacionadas con el poder de alimentación

  1. He oído hablar de la "Configuración en estrella" en la que todos los IC están vinculados directamente con el regulador, pero no he visto un ejemplo real de eso, así que no estoy seguro de cómo diseñar eso en mis proyectos. Suena como un lío de huellas que salen de una almohadilla en mi mente. ¿Puedes publicar un ejemplo de una Configuración en estrella bien diseñada?

  2. ¿Cuáles serían algunas de las ventajas y desventajas de usar la configuración en estrella en lugar de un plano de poder, aparte de lo obvio de que el poder está en todas partes con un plano?

  3. ¿Cuándo está bien o no está bien usar un plano para VCC, específicamente para una placa de 2 capas, como he oído decir que no es tan común en una placa de 2 capas?

  4. Si no debería usar un plano de poder, lo que es mejor en el caso de trazas que necesiten cruzarse entre sí: ¿usar las vías para GPIO o las para obtener potencia?

  5. Si está bien usar un plano de potencia en una placa de 2 capas, si VCC está en la capa superior o en la parte inferior, obviamente también tendría un plano de tierra.

Sé que no hay una respuesta de ganar / ganar a estas preguntas porque cada proyecto será diferente y requerirá una planificación diferente, pero creo que el concepto básico detrás de esto debería ser un tanto universal que la gente siga. Debes conocer las reglas antes de poder romperlas.

También me doy cuenta de que estas preguntas pueden estar más allá del alcance de la discusión en línea, pero estoy buscando respuestas más generales que puedan ayudarme a orientarme en la dirección correcta.

    
pregunta bwoogie

2 respuestas

8

Recomiendo consultar Pautas de diseño de PCB para EMI reducido de Texas Instruments.

Aunque está enfocado en reducir la EMI, ofrece consejos o respuestas a todas sus preguntas, excepto "Manhattan Routing".

La Sección 2.1 (alrededor de 12 páginas) trata sobre Tierra y energía. Incluye estos Secciones útiles:

  

2.1.7 Qué hacer y qué no debe hacer el plano de potencia para tableros de cuatro capas
  2.2.1 Distribución de punto único frente a multipunto
  2.2.2 Distribución de estrellas
  2.2.3 Rejilla para crear planos

Muestra cómo acercarse al rendimiento de EMI de PCB de 4 capas utilizando una placa de 2 capas. Parte de la reducción de EMI es garantizar que haya una buena potencia y enrutamiento y desacoplamiento a tierra.

    
respondido por el gbulmer
6

Esto no es estrictamente una respuesta, no sé si realmente hay una respuesta definitiva o solo las opiniones de la gente. Sin embargo, es demasiado largo para un comentario, por lo que me demandan.

Como dije, esto no es realmente una respuesta, es solo la forma en que hago mi diseño y enrutamiento. No sé qué tan "correcto" es, o qué tan "correcto", pero funciona para mí ™.

El enrutamiento de Manhattan, aunque agradable, no siempre es la respuesta. Utilizo un tipo de Manhattan híbrido, la mayoría de las veces está arriba / abajo y de izquierda a derecha, pero no siempre, depende de la situación exacta. Coloco a través de la reducción en la dirección del trazado: si puedo hacer un poco arriba / abajo en el plano izquierdo / derecho y eliminar la necesidad de 2 vías, lo haré.

En cuanto al poder, tiendo a usar bucles y semi-estrellas. Piense en ello como una estrella con bucles en el final. Especialmente cuando un chip tiene quizás 5 o 6 pines de alimentación, la traza de potencia del chip formaría un bucle alrededor de todos los pines y volvería al principio. Lo mismo con los grupos de fichas. No siempre regresan al regulador / circuito de alimentación, pero sí regresan a una traza de "troncal" de menor impedancia que luego regresa al regulador.

Vias en el poder o IO? Bueno, depende de la potencia, y el IO. Vias introducen mayor inductancia y resistencia. Demasiadas vías en la alimentación pueden causar una caída excesiva de voltaje o reducir la capacidad de manejo de la corriente. Demasiadas vías en IO pueden reducir las velocidades máximas de reloj y las velocidades de datos con las que puede trabajar, y también aumentar las emisiones de EMI. En general, aunque tiendo a preferir mantener las vías en el poder al mínimo absoluto. Con ese fin, por lo general, expongo las huellas de poder antes que cualquier otra cosa.

Si debe tener un plano de poder en una placa de 2 capas (yo, por ejemplo, nunca hago planos de tierra, sí, pero no los planos de poder) Creo que es mejor tenerlo en la parte superior. Principalmente porque el plano de tierra, que luego estaría en la parte inferior, normalmente estaría adyacente al chasis, y si eso es metal y tierra, la tierra está cerca del suelo y no puede causar ningún cortocircuito desagradable. Poder al lado del suelo podría causar cortocircuitos.     

respondido por el Majenko

Lea otras preguntas en las etiquetas

¿Por qué los reguladores de voltaje lineal tienen un voltaje de salida mínimo de 0 V Fabricación, calificación y venta