¿Cómo funcionan las “puertas” de la línea de bits SRAM?

1

Actualmente estoy aprendiendo sobre el funcionamiento de 6 celdas de memoria de acceso aleatorio estáticas de transistores y me he topado con una pared para entender exactamente cómo funciona la lectura / escritura. operaciones de trabajo Más específicamente, no obtengo los transistores de puerta que controlan si la celda está conectada a las líneas de bits o no. En primer lugar, dado que las "puertas de información" son solo FET individuales, existe el problema de que no haya una caída de voltaje en ellas, por lo que en última instancia no actúan como puertas. Una solución simple sería conectar de alguna manera las líneas de bits a tierra (lo que parece una manera terriblemente ineficiente de solucionar este problema, ya que eso crearía una corriente constante). ¿Cómo resuelve la gente esto? ¿Cómo leer y escribir datos en celdas SRAM de manera eficiente y confiable?

Para una ayuda visual, he creado una celda SRAM en un simulador para mostrar el problema. Las líneas de bits son los cables de la derecha y la izquierda. Como puede ver, uno de los cables tiene voltaje, mientras que el otro no. Lo ideal sería que ambos no tuvieran voltaje hasta que activara la línea de palabras (el cable en la parte superior) que abriría las "puertas" del transistor. Esencialmente los transistores de puerta son inútiles como por el momento. ¿Cómo consigo que funcionen?

Celda SRAM en simulador de circuito:

    
pregunta Derek Farkas

2 respuestas

4

El problema es que ha simplificado demasiado su sistema y ahora se está confundiendo. Hay dos problemas principales, y un tercero que puede ser un problema.

Primero, solo es útil pensar en SRAM como un sistema completamente digital cuando se almacenan los datos. Cuando escribe o lee la celda de bits, tiene un circuito analógico.

Segundo, solo tienes una celda de bit, completamente desconectada. Obtendrá un resultado diferente con buenos modelos y un sistema completo. Las líneas de bits en su diagrama (con la línea de palabras baja) son nodos de alta impedancia, lo que significa que algo solo necesita estornudar en su dirección para cambiar el voltaje. Sin embargo, no hay nada en su diagrama que realmente cambie el voltaje de la línea de bits (para que permanezca igual).

Tercero, el simulador de Falstad es un juguete divertido, pero no vas a hacer un diseño de IC al usarlo. El modelo MOSFET es demasiado simplista, y el método de resolución tampoco es preciso. Tampoco podrá establecer una proporción de tamaños entre los transistores.

Además, no confunda "hay un voltaje cero en este drenaje y fuente del transistor" con "este transistor está conduciendo". Sus transistores de acceso probablemente estén funcionando bien.

En cuanto al diseño general de 6T, terminas diseñando un circuito que no cambia los valores durante una lectura, pero aún puede escribirse en él. Esto se logra variando la resistencia de la unidad de los seis transistores y simulándola en varias condiciones para asegurarse de que el diseño sea robusto.

    
respondido por el W5VO
2

Aquí es cómo debe verse su diagrama:

Fuente: Wikipedia

Debido a la naturaleza de la celda de memoria en el medio, uno de los cables de entrada / salida Q o ~Q siempre tendrá voltaje. Sin embargo, estos cables se desconectarán de las líneas de bits BL y ~BL a menos que la palabra línea WL tenga voltaje, debido a los n-MOSFETs M5 y M6 .

    
respondido por el augurar

Lea otras preguntas en las etiquetas