Encontré este circuito que se usa para construir una puerta NAND. Aunque comprendo el funcionamiento de las compuertas AND, OR y NOT construidas con diodos y transistores, simplemente no puedo entender el funcionamiento de este circuito de compuerta NAND. Cualquier ayuda sería muy apreciada.
P.S. : ¿Cuál es la función de los diodos D3 y D4 que se muestran en el diagrama?
D3 y D4 están ahí para proporcionar una caída de voltaje de aproximadamente 650 mV cada uno cuando está polarizado hacia adelante. ¿Proporciona esto una sugerencia suficiente para comprender el resto del circuito?
Tenga en cuenta que D1 y D2 también tienen una caída de tensión directa implícita. ¿Qué implica esto sobre los márgenes de ruido en la base del transistor?
D3 y D4 están ahí para garantizar que el BJT se apague correctamente. Dicho de otra manera, utilizando el modelo "básico" convencional de un BJT, se necesitan 0.7 voltios para conducir la corriente hacia la base y, con los dos diodos adicionales, el voltaje en la unión de D1, D2 y D3 debería ser de 2.1 voltios. antes de que el BJT comience a activarse.
Con las entradas A y B a 5 voltios (lógica 1), tanto D1 como D2 conducen corriente cero y la base recibe corriente a través de R0, D3, D4 y R1: esto enciende el BJT y la salida es en gran parte cero volts. Si cualquiera de las entradas baja, la unión de D1 y D2 cae a aproximadamente 0.7 voltios y la corriente de la base está completamente apagada. Esto hace que la salida suba a un nivel lógico 1.
Lea otras preguntas en las etiquetas digital-logic