¿Cuáles son algunos 'errores' en el diseño de tableros de alta frecuencia?

Si está interesado en digital de alta velocidad, obtenga una copia del Diseño digital de alta velocidad .

Puntos clave:

• El principal factor determinante de su circuito es el tiempo de subida de la lógica. Incluso si opera a una velocidad de reloj lenta, los bordes rápidos pueden crear problemas.
• El tiempo máximo de subida de su sistema le proporciona la longitud crítica de su circuito. Esencialmente, si el retraso de propagación de su señal a lo largo del circuito es más largo que el tiempo de subida de la señal, debe preocuparse por el aspecto de alta frecuencia del diseño.
• Si resulta que la longitud crítica es más corta que el diseño del circuito, entonces debe usar un diseño de impedancia controlada. Esto incluye:
  • Geometría de la pista (ancho de la pista y altura sobre un plano del suelo) para darle al circuito una impedancia característica definida.
  • Terminar los controladores y / o receptores con la impedancia característica de la línea.

Usa un plano completo de tierra y potencia. Los límites de desvío están limitados por la inductancia, que en su mayoría está determinada por el tamaño del paquete, las trazas y las vías. Por lo tanto, elija el tamaño de paquete más pequeño con el que pueda trabajar, luego elija la capacidad más grande que no afecte su presupuesto. Si necesita más derivaciones, suba un tamaño de paquete o dos y obtenga la mayor capacitancia en ese paquete. Cuando conecte la tapa a los planos de tierra / energía, use dos vías a cada lado de cada almohadilla; vias + cap se verá un poco como una H.

La división de los planos puede ayudar a aislar las secciones analógicas y digitales. ¡Nunca cruces un plano dividido con un rastro de señal! Mantén las señales alejadas del borde del tablero. Mantenga las señales separadas al menos 2x de ancho de traza para evitar la interferencia (las simulaciones son útiles aquí). Mantenga las señales a una distancia de traza de 5x alejada de señales altamente ruidosas (es decir, relojes) o señales extremadamente sensibles (es decir, entradas analógicas). Use rastros de protección puestos a tierra alrededor de señales ruidosas / sensibles si es necesario. Evite las vías y los apéndices con señales ruidosas / sensibles.

Lo ideal es proporcionar un cable de tierra por señal en un conector. Terminar las señales del conector, porque les gusta espiar EMI. Las perlas de ferrita alrededor del cable también pueden ayudar con el ruido del conector. Evita que las señales entren por debajo de los conectores.

El plano de tierra te permite crear trazados de microstrip, que tienen una impedancia bien definida. También puede usar resistencias de terminación si su trazo es largo. Creo que la regla general es que para cada nS de tiempo de subida, puede usar 2.5 "sin resistencia de terminación.

Use las simulaciones de IBIS para determinar si necesita resistencias de terminación. Los FPGA modernos tienen buenos trucos para este tipo de cosas; pueden controlar la potencia de su controlador de salida, a veces incluso con una "Impedancia controlada digitalmente" (término de Xilinx para la tecnología). Las simulaciones de IBIS también ayudan aquí, a la hora de determinar la potencia de accionamiento adecuada.

Echa un vistazo a la enorme lista de boletines de Alta Velocidad de Diseño Digital del Dr. Howard Johnson. Realmente impresionante. enlace

Sé muy poco sobre el diseño de alta velocidad. Pero las tres cosas comunes que he escuchado son: Evitar los ángulos rectos para los trazados de señal (causan reflexiones), tener un plano de tierra sobre la mayor cantidad posible de su circuito, y particionar su placa para tener tipos de señal similares (baja) velocidad digital, digital de alta velocidad, analógico) en diferentes áreas, con "puntos de choque" en su plano de tierra para minimizar la interferencia.

En cuanto a los buenos recursos en línea, me imagino que las hojas de datos & Las notas para el DSP o FPGA que está considerando tendrán algunos buenos consejos. Recuerdo que Xilinx tenía buenas cosas.

Para abordar su solicitud en lugar de la pregunta que hizo directamente (las otras respuestas han hablado de esto):

10 kHz DSP para un controlador de bucle no es demasiado rápido. (utilizamos bucles de control de 5 o 10 kHz para los controladores de motor) Con un dispositivo decente, supongo que debería poder manejarlo con una frecuencia de reloj de 40-80MHz si fuera necesario, y lo mejor de la nueva serie de DSPs. y los microcontroladores son que usan multiplicadores de reloj de bucle bloqueado en fase (PLL, por sus siglas en inglés) para aumentar la frecuencia del reloj internamente, de modo que externamente no es necesario que haya señales realmente rápidas. La serie de DSP TMS320F28xx de TI (ver 28044 y 28235) tiene un PLL 5x (pasos medios de 0.5x a 5x), por lo que puede obtener un reloj de 100MHz con un cristal de 20MHz.

Para el lado digital, lo que más debe tener en cuenta es asegurarse de proporcionar un buen par de planos de tierra y tierra sólidos para su procesador y de agregar los capacitores de derivación lo más cerca posible de la alimentación del procesador. pines de suministro. Además, en lugar de simplemente rociar un grupo de capacitores de 0.1uF, use una variedad de capacitores de 0.1uF, 0.01uF y 0.001uF. Los condensadores de 0.1uF brindan más carga, pero su inductancia parásita entra en juego a una frecuencia más baja de lo que verá en un capacitor de 0.01uF o 0.001uF. Los dos últimos no proporcionarán tanta carga, pero funcionarán correctamente, ya que los desvíos se activan a una frecuencia más alta. Teníamos un diseño de placa que funcionaba pero tenía una cantidad moderada de ruido en el convertidor analógico a digital del DSP. Uno de nuestros ingenieros en realidad realizó algunas mediciones de alta frecuencia con una sonda de alcance con la "punta de prueba de la sonda de sombrero de bruja", directamente con el terminal de la sonda y el anillo de tierra, y modificó los condensadores de derivación hasta que vio que el ruido de la tensión de alimentación se redujo lo suficiente.

La conversión de analógico a digital será el punto más débil de su sistema. Es probable que no tenga que trabajar demasiado para que el sistema digital funcione bien. Pero a menos que tenga cuidado, obtendrá un rendimiento de ruido mediocre en su ADC. (Me temo que no tengo mucha experiencia tratando personalmente con esto; otros ingenieros de nuestra empresa se encargan de la distribución, por lo que les digo que es de segunda mano). La forma de manejar los planos de tierra es algo que se discute por dos enfoques separados: si se debe utilizar un plano de tierra enorme para todo el sistema, en lugar de dos planos de tierra separados, uno analógico + uno digital, unidos en el ADC; el primero está bien para sistemas de 8 a 10 bits, y oigo separar las áreas digitales / analógicas del circuito es más importante cuando se llega a un mayor número de bits (16 bits o más).

No escatime en el número de capas del tablero. Los planos de tierra y energía son tus amigos.

Lea sobre radioaficionados o busque un operador de Clase Extra para que lo ayude. Tratamos estos problemas todo el tiempo en frecuencias mucho más altas. También utilizamos el procesamiento DSP en casi todos nuestros equipos. Prueba el material educativo de AARL en línea, o QRZ. Los problemas no son tan difíciles de corregir, pero hay muchas posibles áreas problemáticas a tener en cuenta.
73, KF7BYU

Como ya se mencionó, puede usar un procesador rápido con un PLL y aún tener solo sus señales de 10 kHz + un oscilador de cuarzo de 12MHz (cerca de la CPU) en su placa. Resolver esto no será un problema.

Muchas personas (incluido yo) hicieron una salida de audio estéreo de 48 kHz en un ARM7TDMI (transmisión desde una tarjeta SD conectada a SPI en mi caso). Incluso vi decodificación de mp3 en software en un ARM7 de 50MHz ejecutado desde RAM (puede haber estados de espera cuando se trabaja desde Flash).

¿Tal vez comprar una placa mbed LPC1768 (100MHz, ADC / DAC muy rápido y PWM en chip, barato: 50 €) y hacer un prototipo? Solo si esto no es suficiente, comience a jugar con otras cosas (más costosas y difíciles).