Propósito de las resistencias en una compuerta NAND

1

Estoy tratando de construir algunas puertas lógicas con transistores para poder hacer un circuito de sumador completo. He intentado construir una compuerta NAND varias veces pero parece que no puedo hacerlo bien. He visto muchas fotos diferentes de ellas y todas parecen tener 3 resistencias en ellas. Solo puse 2 en la mía (R2 y R3 en este ejemplo) y me pregunto si mis fallas radican en no agregar la tercera resistencia (R1). Entiendo por qué R2 y R3 están ahí, para limitar la corriente que va de la base al emisor, pero no entiendo por qué R1 está allí.

Entonces, mi pregunta es ¿por qué R1 está ahí y cuál es su uso en el circuito?

simular este circuito : esquema creado usando CircuitLab

    
pregunta JB Semichon

5 respuestas

4

Ya que estás interesado en intentar un sumador con RTL (lógica de resistencia-transistor), permíteme ayudarte a evitar algunos problemas y ofrecerte una puerta diseñada para ti:

simular este circuito : esquema creado usando CircuitLab

Como usted probablemente sepa, cualquier compuerta OR se puede convertir en una compuerta AND equivalente. Así que muestro ambos en la pantalla.

La razón por la que estoy incluyendo un elemento diseñado sin entrar en los detalles de diseño aquí (si lo desea, puede ir aquí para encontrar algunos de esos detalles explicados) es que no parece (según su pregunta) para lo que está listo eso. Pero estás listo para comenzar a probar suerte en la fabricación. Y eso está bien, creo. Es una buena manera de adentrarse más en la idea y desarrollar la motivación para hacer más.

Arriba, solo necesitas un BJT NPN por compuerta y ha sido diseñado para funcionar razonablemente bien con BJT de señal pequeña como el 2N3904 y el 2N2222 (también conocido como PN2222). Te ofrezco una puerta NOR aquí porque usa un NPN y pueden ser un poco más baratos, posiblemente más fácilmente disponibles y tener un poco más de ganancia actual que los PNP equivalentes. Pero si tienes una gran cantidad de PNP flotando, entonces te proporciono la puerta PNP NAND equivalente más adelante.

Una breve explicación puede ser suficiente. \ $ Q_1 \ $ actúa para invertir su entrada. Hace esto porque el transistor tirará de su colector muy cerca de su emisor si se suministra suficiente corriente (recombinación) a su base. Dado que el emisor está conectado a tierra y que tierra se considera como el símbolo "0" (una tensión suficientemente por encima de la tierra se considera un símbolo "1"), la salida será "0" cuando se suministre esa corriente de base. De lo contrario, el colector no será atraído hacia su emisor (simplemente "flotará") y luego \ $ R_C \ $ podrá "tirar hacia arriba" hacia la \ $ + 5 \: \ textrm {V} \ $ riel de alimentación, lo que hace que la salida sea "1" (lo suficientemente por encima del suelo)

Resulta que cualquiera de las dos resistencias de entrada, mostradas como \ $ R \ $ en el esquema, son suficientes. Por lo tanto, si cualquiera de estos se "arrastra" hacia el riel de suministro \ $ + 5 \: \ textrm {V} \ $, entonces \ $ Q_1 \ $ acercará su colector a su emisor. Ya que subir es un "1", esto significa que si se levanta \ $ A \ $ o de lo contrario \ $ B \ $, entonces la salida será "0". En resumen, la salida es \ $ \ overline {A + B} \ leftrightarrow \ overline {A} \ cdot \ overline {B} \ $.

Puedes construir un sumador a partir de estos tan fácilmente como puedes hacerlo desde una puerta NAND.

Si realmente desea una puerta NAND, puede hacerlo utilizando un PNP, en su lugar:

simular este circuito

En realidad es exactamente el mismo diseño. Los transistores PNP normalmente tendrán un poco menos de ganancia de corriente DC (\ $ \ beta \ $) que los transistores NPN similares, pero la versión NPN original fue diseñada para aceptar un amplio rango en ese parámetro. Por lo tanto, debería funcionar bien sin ningún cambio en los valores de la resistencia.

Esto es lo que está enfrentando, sin embargo, para hacer un solo circuito de "sumador completo" con la compuerta NOR (puede reemplazar cada NOR con una compuerta NAND, de manera equivalente):

Así que eso te da una idea de cómo se verá tu protoboard al desarrollar un sumador por solo un bit. Si desea agregar cuatro bits, necesitará aproximadamente cuatro de esas secciones para llegar allí (con arrastre).

    
respondido por el jonk
1

Si R1 no estuviera allí, su salida estaría atada al riel ... ¿cómo podría bajarlo?

PODRÍAS dejar R1 y el riel hacia afuera y sería una compuerta NAND de colector abierto, pero en algún momento necesitarás un pull-up o alguna otra carga en el riel superior.

    
respondido por el Trevor_G
1

R1 es una resistencia de pull-up. Esto obliga a que la salida sea alta cuando ninguna de las entradas A o B es alta. Si reemplaza R1 por un corto, entonces su salida siempre será alta y nunca se bajará, incluso si las entradas A y B son altas. R1 es fundamental para el funcionamiento de una compuerta NAND como esta construida alrededor de BJTs.

    
respondido por el DerStrom8
1

Si no tienes ningún Vc actual base, pasa a 6.

Si no tiene una resistencia con el valor correcto como se muestra, no puede hundir hasta 10 veces la corriente base o está limitada por V + / Rc para saturar Vce.

6V debe coincidir con los límites de entrada para la carga lógica.

por lo general, < 1/3 Vdd a > 2 / 3Vdd para CMOS si se califica para 6V. ¡Algunos no!

Si Rc = 0, ¿qué Ic espera con 6V tanto en A como en B? 10x Ib? no desde Vce = 6V 200xIb? posiblemente entonces que es pd? (6-1.2 V) / 10 * 200 = 100 mA aprox. X 5 V = muy transistor a 0.5W y probablemente con un cortocircuito a ~ 5-8x Pd rating

Para propósitos históricos, por favor revise la práctica de diseño TTL. Luego pasar a CMOS.

enlace . Diseño de lógica TTL

    
respondido por el Tony EE rocketscientist
0

Aquí hay otra NAND (cualquier "0" produce un "1" out_

simular este circuito : esquema creado usando CircuitLab

    
respondido por el analogsystemsrf

Lea otras preguntas en las etiquetas