Cambio de fase de una señal de datos en aproximadamente 200 ns

Esto suena como otro caso de una solución supuesta. Explica el problema que intentas resolver uno o dos niveles. Querer una línea de demora es una alerta de alerta de bandera roja. Eso no significa que nunca haya buenas razones para los retrasos, sino que, por lo general, cuando he visto retrasos propuestos, fueron resultados de un diseño de nivel superior al ideal.

Lo que aparentemente quieres es un retraso. Esto no es lo mismo que un cambio de fase, excepto en una sola frecuencia. Por ejemplo, 200ns es un cambio de fase de 90 grados a 1.25MHz. Ese mismo cambio de fase de 90 grados a 5MHz es 50 ns.

Sin embargo, para responder a su pregunta en caso de que realmente haya una razón legítima para un retraso, puede hacerlo de manera económica y simplemente con un filtro de paso bajo entre dos puertas lógicas. R y C en paralelo en la ruta de la señal es un filtro de paso alto, no un paso bajo, aunque no eliminarán el componente de CC. Desea que la resistencia esté en serie con una salida digital seguida de un condensador a tierra.

Los umbrales de conmutación de las puertas digitales no están bien garantizados. Parece que quieres algo barato y simple, así que quizás eso sea lo suficientemente bueno. Los umbrales de conmutación de las puertas CMOS generalmente son aproximadamente la mitad de la tensión de alimentación, por lo que desea que el filtro R-C decaiga 1/2 camino hasta su valor final en 200 ns. El registro (2) = .693, por lo que desea que las constantes de tiempo de .693 sean 200ns. Por lo tanto

R * C * 0.693= 200ns
R * C = 286ns
R = 286ns / C
C = 286ns / R

Una combinación de ejemplo es 2.9 KOhms y 100pF.

Si necesita más precisión, entonces la segunda puerta debe ser un comparador en lugar de una puerta lógica ordinaria. De esa manera, el umbral de conmutación es bien conocido y controlado.

Bueno, hay IC de retardo, los recuerdo por retrasos en el < Orden 1ns. edit The Micrel SY89297U tiene una Retardo programable de hasta 7 ns, por lo que necesitarías 29 de ellos, ¡pero puedes ajustar con una resolución de 5ps! :-)

Lo que sucede con RC es que no obtendrás el mismo retraso en todo el espectro de tus bordes, por lo que se distorsionarán. Puede restaurar el borde siguiendo el RC con una puerta. Sin embargo, , se me ocurrió que esto causaría jitter si los bordes no están espaciados uniformemente. Si un borde es seguido de cerca por otro, el voltaje sobre la tapa no habrá alcanzado el V + (GND) todavía, y el umbral de la puerta se alcanzará antes. Este jitter puede reducirse considerablemente si la compuerta RC + individual se reemplaza por una serie de ellas, con constantes de tiempo cortas.

¿No puedes usar algunas puertas CMOS (CD4000) más antiguas, tienen un retraso típico de 60 ns, por lo que 3 puertas se acercarán? Puedes agregar un par de puertas Schottky de bajo consumo para obtener una mejor combinación.

No, espera, lo tengo! :-) SDL (para la línea de retardo de onda acústica de superficie). Nunca he trabajado con dispositivos SAW (Surface Acoustic Wave) antes, de hecho, nunca he visto uno, pero puede haber dispositivos que tengan un retardo de alrededor de 200 ns, o filtros SAW con un toque en ese momento.

editar
Este solo funcionará si los bordes sucesivos de su señal están separados por más de 200 ns. La idea es usar MMV para crear un nuevo borde 200ns después de cada uno existente, y usar un SR-flipflop para reconstruir la señal. Usted alimenta la señal a dos MMV (T = 200ns), el primero directamente, el segundo invertido. El primero agotará el tiempo de espera (flanco descendente) 200ns después de un flanco ascendente de la señal de entrada, el segundo agotará el tiempo de espera 200ns después de un flanco descendente de la señal. A partir de esos bordes descendentes se crean pulsos cortos

y aliméntelos a la entrada set y reset del SR-flipflop, resp. Tendrá que recortar uno de los MMV para que una señal de entrada del ciclo de trabajo del 50% también dé un ciclo de trabajo del 50% en la salida.

Maxim hace una parte de su rango de Dallas, la DS1100 series . Si puede encontrar un proveedor , el DS1100-250 con el grifo 4 daría 200 ns, o el DS1100-500 con el grifo 2. Si esto es lo suficientemente barato para usted (alrededor de 2,80 GBP con 50 descuento de RS) No lo sé, pero es una solución de chip único.

Si desea retrasar algo un reloj, use un flip flop tipo D. Simple, barato y sin preocupaciones sobre la calibración.

Si la salida de datos es sincrónica, podemos esperar ver algo como esto:

               ___________________             __________
    DIN ______|________|          |___________|          |______

             _____       _____       _____       _____       ___
    CLK ____|     |_____|     |_____|     |_____|     |_____|       

         ____              ___________             __________
    DOUT ____|____________|           |___________|          |___

y retrasar el DOUT en un período de reloj se puede lograr fácilmente de la siguiente manera:

             ______
    DOUT>---|D    Q|---DDLY
            |      |
    CLK>----|>     |
            |______|

produciendo:

               ___________________             __________
    DIN ______|________|          |___________|          |______

             _____       _____       _____       _____       ___
    CLK ____|     |_____|     |_____|     |_____|     |_____|       

         ____              ___________             __________
    DOUT ____|____________|     1     |___________|          |___

         _________________             ____________           ___
    DDLY _________________|___________|      1     |_________|