Descripción de los parámetros de prueba en la hoja de datos (CL pF)

Para la parte de las condiciones de prueba de su pregunta, CL es una carga de prueba específica que se aplica a cada salida para medir datos paramétricos, y se usa una carga diferente para diferentes pruebas.

DUT es de hecho el D evice U nder T est.

En el circuito de prueba, hay una nota:

CL = 50pF / 150pF o equivalente (incluye la plantilla y la capacitancia de la sonda) .

Observando los parámetros del dispositivo (página 7 en particular), en Condiciones de prueba , verá CL. Tenga en cuenta que el retardo de propagación y la alta impedancia para emitir tiempos válidos se prueban con capacidades de carga de 50 pF y 150 pF, con tiempos más largos (esperados) con una carga de capacitancia más alta.

Todas las demás pruebas se miden con una carga total de 50 pF.

Un parámetro interesante que ignora bajo su responsabilidad se encuentra en las condiciones de funcionamiento recomendadas:

Entrada Rise and Fall Time . Hay máximo veces en la lista. Esto se explica muy bien en una TI , y es un problema bien conocido en dispositivos CMOS .

[Actualizado para uso de la aplicación]

Para usar estos juntos, operaría los relojes de contador de manera sincrónica (es decir, el reloj de contador para todas las etapas es el mismo reloj) y utilizaría la sugerencia de la aplicación en la hoja de datos para activar el RCO a CCKEN para cada etapa posterior. / p>

Habrá cierta incertidumbre en el tiempo en sus resultados de medición debido al retraso en la propagación del reloj al estado de cambio de Q (n).

La frecuencia máxima que puede ejecutar en modo en cascada está determinada por el retraso de propagación (máx.) de CCK a RCO (salida ascendente) y el tiempo de configuración de entrada (min) de CCKEN a CCK (entrada descendente)

Juntos, estos tienen un tiempo peor de 80 nanosegundos. Eso produce Fmax de 12.5MHz

Eso es un chip digital, lo que significa que sus salidas idealmente hacen una transición instantánea de un estado a otro. La capacitancia en una de estas salidas ralentiza los bordes. Le están diciendo ya sea la capacitancia con la que hicieron las pruebas o la capacitancia máxima que puede colgar en una salida y aún así hacer que el chip funcione de acuerdo con el resto de las especificaciones.

No debes agregar ninguna capacitancia deliberada. Alguna capacitancia no intencional será inevitable. Esto le indica cuánto de esa capacitancia está bien.

Sí, el DUT es 'Dispositivo bajo prueba': el circuito es simplemente representativo del circuito de prueba utilizado para medir las formas de onda de temporización que se muestran en la página siguiente, y CL es solo la capacidad de la sonda de prueba; Agregue esto en su aplicación.