Problema con la estabilidad operativa en la carga de CC

1

Estoy intentando hacer una carga de CC de hasta 20 A con una precisión de 1 mA.
La resistencia de detección de corriente es de 5 mΩ, por lo que el voltaje en este sentido de corriente será de 5 μV a 100 mV. Escogí LTC2050HV ( hoja de datos ) que tienen un desplazamiento de entrada muy bajo (± 0.5μV).

Este es mi circuito:
La primera pantalla (U4) simplemente multiplica el voltaje en el sentido de la corriente (R21) por un factor de 40, por lo que Vout1 puede ser de 0.2mV a 4V. El segundo indicador (U2) compara esto con el voltaje establecido por el potenciómetro (RV1) (se reemplazará DAC más adelante) y controla la potencia Mosfet (Q6). Sólo hay un mosfet de poder IRF540N , estoy a punto de agregar más mosfets paralelos más adelante. Esto es sólo un circuito de prueba.

El problema es que hay algunas oscilaciones y no puedo eliminarlas.
Probé este circuito con y sin condensadores C1, C6, C12. Tuvo un impacto en la forma y la magnitud de las oscilaciones, pero todavía está allí. ¿Que estoy haciendo mal? ¿O cómo mejorar la estabilidad?
Mi intención es estabilizar la corriente que fluye a través del sentido de la corriente y el voltaje Vout1, que presionaré para ADC de 16 bits.

Probé mi circuito con una carga de 500 mA. El voltaje de control (por el potenciómetro RV1) se establece en 100 mV, por lo que la corriente de carga es de 500 mA.

Se eliminaron C1 y C12, C6 está en el circuito.
Vshunt: Vout1:

C6eliminado,C1yC12encircuito.
Vshunt:
Vout1:

C6yC12eliminados,C1encircuito.
Vshunt:
Vout1:

Entonces,elmejorresultadoqueobtengoaleliminarC6yC12,ymanteneraC1enelcircuito.PeroVout1siguesiendoinestable.¿Cómomejorarlo?Lonecesitaríapordebajode0.2mV.

Diseño:

ACTUALIZACIÓN:
Mi objetivo es el 0.5% de precisión. Es por eso que elegí este opamp.
Así que medir 1mA es realmente 1mA. Medido 20A podría estar entre 19.9A y 20.1A.

    
pregunta Chupacabras

4 respuestas

1

Hice el análisis de CA según la pregunta / respuesta aquí: análisis de AC del bucle opamp en LTspice

Estabilizé completamente ese bucle con estos cambios:

  1. eliminó C1
  2. valor reducido de R30 a 10Ω
  3. eliminó C6

Las oscilaciones se han ido.

    
respondido por el Chupacabras
4

Además de los buenos comentarios de diseño de PCB (NPI) de George Herold:

Tienes un amplificador operacional con polo dominante que ejecuta un ciclo abierto en tu diseño. Usted tiene un polo adicional agregado a la respuesta con R30 y C1, o si C1 no está instalado con la capacidad de compuerta del FET. Si este polo está dentro del ancho de banda de bucle abierto de U2, agregará un cambio de fase y hará que todo el bucle sea inestable.

Desde el gráfico de ganancia / fase en bucle abierto, parece que este amplificador tiene 50 grados de margen de fase y cruza 0dB a 2MHz. Por lo tanto, un polo a 2MHz degradará el margen de fase a 5 grados (45 grados de cambio de fase en la esquina) y cualquier cosa mucho más baja hará un oscilador.

Desafortunadamente, la eliminación de R30 también puede ser un problema, ya que estos amplificadores probablemente no manejan muy bien las cargas capacitivas puras.

La respuesta es proporcionar cierta compensación de avance de fase en tu bucle para intentar cancelar el polo adicional que estás agregando.

Podrías intentar cerrar el bucle alrededor de U2, si puedes agregar una red que te dé un poco de ventaja de fase, puedes lograr estabilidad. Podría sacrificar algo de ganancia y precisión de bucle abierto de esa manera.

La conclusión es que tiene que analizar sus requisitos de bucle vs. rendimiento y asegurarse de que tenga un margen de fase adecuado para el trabajo.

    
respondido por el John D
2

¿Seriamente 1mA de precisión en 20A? Buena suerte con eso.

¿Dónde están los rastros sin tapas en su lugar?

Sin embargo, su PCB no parece coincidir con el esquema ... con C2 en toda la carga.

El PCB es desagradable en general, tenga en cuenta qué tan lejos debe ejecutarse el rastreo de la puerta y cómo se ejecuta en paralelo a ese rastro de 10 A de bits ...

    
respondido por el Trevor_G
2

Por lo que puedo decir, no hay comentarios negativos sobre el segundo oapmp. El que conduce el FET. ¡Prueba! Y luego elimine la ganancia del segundo opamp con un poco de capacitancia en paralelo con la retroalimentación R.

Después de pensarlo un poco, la retroalimentación viene de la otra opamp, aún intente deshacerse de la ganancia de la opamp de FET con cierta capacidad, desde la salida hasta la entrada de inversión. ~ 100pF es a menudo una buena primera suposición, si eres un hack y tratas a un tipo como yo ... o condiméntalo.

    
respondido por el George Herold

Lea otras preguntas en las etiquetas