Problema de diseño del rectificador RFID

2

Estoy diseñando un rectificador RFID. Me refiero a un papel IEEE para este propósito. El documento ha mostrado resultados para las tecnologías de 130 nm y 350 nm. He elegido la tecnología de 180nm. Por lo tanto, esperaba resultados entre las tecnologías anteriores. Para mi sorpresa, los resultados son extraños, indeseables.

Déjame explicarte las cosas:

He utilizado los anchos como se menciona en el documento de referencia. El rectificador rectifica el voltaje de entrada de CA de 350 mV con una eficiencia del 50%. Por lo tanto, esperaba que obtendría al menos un 20-30% de eficiencia para 500mV a 700mV de voltaje de entrada. Para mi gran sorpresa, logré una eficiencia inferior al 8%. Intenté usar multiplataforma de rectificador; incluso entonces la eficiencia es menor.

La corriente en la carga es de alrededor de 4uA. Varié la carga de 10k a 100K. Cuando la carga es 100k, la corriente es 4uA. Varié el voltaje de entrada de 100mV a 1V (valores pico). La corriente de entrada aumenta a medida que aumenta la tensión. Eso es verdad. Pero esperaba que la corriente en la entrada sea la misma, cuando vaya al rectificador de 2 etapas. Me sorprendió ver un aumento en la corriente alterna en el extremo de entrada para el rectificador de 2 etapas.

¿Qué debo hacer para aumentar la eficiencia? La corriente de carga CC es siempre alrededor de 4uA. Soy capaz de ver la eficiencia de conversión de voltaje. Pero no pude lograr la eficiencia de conversión de energía. ¿Qué debo hacer para mejorar el PCE para el circuito conectado?

    
pregunta user1473912

0 respuestas

Lea otras preguntas en las etiquetas