Tengo que crear un circuito CMOS de la función lógica: F = ~ A + B (no A o B). Hice la tabla de verdad, pero estoy atrapado aquí tratando de hacer el circuito CMOS. ¿Alguna idea a alguien? Gracias!
Sé que es el circuito CMOS para la puerta NAND. Intenté cambiar para obtener los resultados que quiero pero estoy atascado.
Los elementos lógicos de CMOS base que tienes NO son puertas, puertas NAND y puertas NOR. Así que necesitas convertir tu función para usar solo esas puertas. Tiene una compuerta OR en su función, por lo que necesita convertirla en una de las tres compuertas anteriores. Hay dos formas de hacer esto que se destacan:
(1) ¿Qué necesita hacer para usar una compuerta NOR? La respuesta a eso es tan simple como parece. [Sugerencia: ¿cómo se hace una puerta NOR en una puerta OR]. Ahora que conoce el circuito en sus elementos básicos, simplemente junte los equivalentes de CMOS. [Sugerencia: tendrá 3 elementos CMOS para conectarse]
(2) La segunda opción da como resultado una implementación de CMOS mucho más simple. Sin embargo, se basa en una lógica lógica booleana bastante buena: !A + !C = !(A . C) . Usando esa igualdad, ¿qué debe C igual para hacer que el lado izquierdo sea igual a su función? Después de reemplazar C , implemente la función en el lado derecho con elementos CMOS. [Sugerencia: tendrá 2 elementos CMOS para conectarse]
Para tu información: El circuito en tu imagen es una puerta NAND.
Respuesta aceptada a la pregunta ¿Cómo se crean electrónicamente las puertas lógicas? puede aclarar la mayoría de sus dudas. Así que te recomiendo que leas esa respuesta antes de leer esto.
Los pasos básicos involucrados en la implementación de CMOS se explican a continuación, tomando la puerta NAND como ejemplo. Espero que puedas implementar tu lógica siguiendo estos pasos.
Paso 1: escriba la lógica invertida.
es decir, si desea implementar Y, escriba la expresión para \ $ \ overline {Y} \ $.
Para puerta NAND, $$ Y = \ overline {AB} $$ $$ \ overline {Y} = AB $$ Así que ahora Y debería ser bajo si ambas entradas son altas.
Paso 2: Implemente la lógica NMOS (la red desplegable).
Desde la línea de salida, dibuje los transistores NMOS (con entradas conectadas en su compuerta) a tierra para implementar la lógica \ $ \ overline {Y} \ $. Para and logic, conéctese en serie y para or logic conéctese en paralelo.
Para la puerta NAND, \ $ \ overline {Y} = AB \ $, así que dibuja dos NMOS en serie como mostrado.
AsíqueahoraYesbajosiambasentradassonaltas.
Paso3:dibujeel
ie, Reemplace cada conexión de serie con paralelo y paralelo con conexión de serie. Implemente el circuito resultante utilizando PMOS y conéctelo desde la línea de salida a Vdd.
El dual de AB es A + B. Así que conecta dos transistores PMOS en paralelo de Y a Vdd.
Así que ahora la salida será alta si una de las entradas es alta. Esto completa la lógica.
Lea otras preguntas en las etiquetas logic-gates cmos nmos pmos
