Estoy tratando de encontrar una manera de usar las salidas de buena potencia de varias etapas de los reguladores de voltaje para secuenciar y monitorear una placa que alimenta varios FPGA. He hecho esto fácilmente antes con un microcontrolador, pero esto no está permitido (!) En este diseño.
He configurado un esquema de secuenciación primitivo con retardos RC y comparadores que encienden los reguladores en orden. El problema aquí es que necesito monitorear varios pines Power Good que están unidos entre sí.
Según tengo entendido, los pines Power Good son pines de drenaje abiertos que se tiran a tierra si el VOUT del regulador está por debajo (o sobre) un cierto nivel. Desafortunadamente (y obviamente) no se ponen a tierra si no hay voltaje de entrada presente en la entrada del regulador. Por lo tanto, la entrada al comparador debe levantarse, es posible que sea paralela y afirmar solo cuando todos los pines Power Good estén bien.
Mi idea actual de resolver esto es el siguiente circuito de transistor: Cuando se enciende el primer regulador, su VOUT tira del pin PG que debe estar bajo hasta que VOUT esté bien. Los transistores conectados al pin PG están configurados de manera que conectan a tierra la línea que está en paralelo a otros reguladores PG durante el inicio, y libera el PG global solo cuando el regulador PG está bien. Cuando se liberen todos los Power Goods, esto activará los pines de habilitación de la siguiente etapa de los reguladores.
¿Funcionará?
simular este circuito : esquema creado usando CircuitLab
