Un pestillo D hará exactamente lo que quieres. La versión prototípica es la 7474, aunque hay muchos otros números de pieza que los agrupan en quads, octales, agregar salida o habilitar el reloj, etc.
Algunos de los comentarios discuten lo que sucede cuando los datos cambian en al borde del reloj. Hay tres resultados posibles. Los dos primeros son que obtienes un '1', o que obtienes un '0'. Uno u otro de estos dos primeros es abrumadoramente probable.
Sin embargo, una tercera posibilidad es que obtenga una salida que no pueda interpretarse como una salida lógica válida. Puede ser un estado intermedio entre el '0' más alto válido y el '1' más bajo que persiste durante más tiempo que el retraso de propagación esperado (\ $ T_p \ $), o podría ser un estado válido que cambie espontáneamente más tarde que \ $ T_p \ $. Esto es metastabilidad, que solo puede ocurrir si viola los tiempos de configuración y retención del D-latch. No se puede evitar, pero puede diseñarse hasta una probabilidad muy pequeña de que ocurra, asegurándose de que espere lo suficiente después del borde de muestreo inicial antes de intentar utilizar los datos. La probabilidad de que persista una salida lógica errónea disminuye exponencialmente a medida que aumenta el retardo. Esto se hace comúnmente agregando al menos un segundo, y algunas veces más, más enganches en una tubería después del inicial. Con una latencia suficiente, la probabilidad puede reducirse a "una vez en 10 veces la edad del universo", momento en el cual puede razonablemente considerarlo como "resuelto".
