¿Cómo se construye el Flip-Flop de la Tabla de verdad del flanco positivo desencadenado?

Navega tus respuestas
2

simular este circuito : esquema creado usando CircuitLab

Considere este diagrama que representa un D-flop-flop activado por flanco positivo. En el análisis de este circuito, mi libro (Morris Mano) dice que cuando el valor de D = 0 y Clk se establece en 1, el valor de la variable Reset y la variable Set son 0 y 1 respectivamente.

¿Cómo se puede hacer tal predicción? Claramente, la salida de NAND4 debe ser 1 y las dos entradas inferiores de NAND3 deben ser 1, pero la entrada anterior puede ser 0 o 1. Además, una entrada de NAND 1 y 2 debe ser 1. Pero sus salidas pueden ser 1. 0, 1 o 1, 0 respectivamente. Por lo tanto, el valor de S puede ser 0 y el de R puede ser 1. Entonces, ¿por qué todos están tan seguros de que R tiene que ser 0, lo que hace que el Latch de salida esté siempre en un estado de Restablecimiento? ¿Puede alguien ayudar?

    
pregunta Matt

1 respuesta

0

Debes considerar que CLK es una señal de conmutación. Si queremos analizar qué sucede cuando CLK = 1, debemos considerar primero qué sucedió antes del borde ascendente de CLK, cuando CLK era 0.

Cuando CLK era cero, las entradas del FF superior de restablecimiento formado por NAND1 y NAND2 donde Set = 1, Reset = 0. Ahora, cuando las entradas de ese FF pasan de 1-0 a 1-1, sus salidas están definidas de manera única, con S (su salida negada) es 1. Desde este punto, supongo que puede terminar el análisis solo.

Como conclusión de su análisis, también comprenderá por qué es importante que D se mantenga estable mientras CLK está alternando.

    
respondido por el Claudio Avi Chami

Lea otras preguntas en las etiquetas

biblioteca "light_ws2812" 10 veces más lenta que la requerida (AVR C, ATMega328p int. 8Mhz) corriente de saturación de GaN