Inversor CMOS con compuerta del transistor PMOS siempre conectado a tierra

M2 está actuando esencialmente como una resistencia pullup en este caso. Los resistores reales son difíciles de fabricar en chips de silicona, por lo que un PFET en estado es lo suficientemente bueno para este propósito.

El diseñador de chips puede variar parámetros como la longitud del canal, el ancho y, posiblemente, el nivel de dopaje. Dependiendo de las características del transistor, podría actuar más como una fuente de corriente que como una resistencia en el punto de operación. A veces se usa un "FET de cola larga" para hacer una fuente de corriente aproximada. Sin conocer los parámetros de M2, no sabemos si es más como una resistencia o más como una fuente de corriente, aunque en esta aplicación eso no haría una gran diferencia. Lo ideal sería que quisieras una fuente actual para un pullup, pero en muchos lugares donde los resistores hacen ese trabajo lo suficientemente bien.

Si el circuito que muestra es para un inversor de tipo CMOS convencional, es probable que no desee analizar el transistor FET inferior en el estado ON cuando el FET superior también está en el estado ON activado. Las piezas de tipo CMOS comerciales normalmente disponibles a menudo pueden generar tanta corriente a través del FET superior como el FET inferior puede hundirse en los estados alto y bajo de la salida, respectivamente. La activación de ambos FET a la vez en el análisis hará que la salida alcance un cierto nivel hacia la mediana entre el VDD y la GND, en lugar de tirar la salida hacia la GND. En algunas partes lógicas, este tipo de operación podría terminar dañando el dispositivo. Tenga en cuenta que esto mismo puede suceder en una placa de circuito real si dos unidades de señal lógica están conectadas en cortocircuito con un controlador que intenta tirar de la red en cortocircuito alto mientras que el otro está intentando bajarlo.

Puede observar las características de una parte del búfer, como una pieza de TI 74AHC125 de su hoja de datos en: enlace Tenga en cuenta en la hoja de datos que la pieza tiene una capacidad de fuente / sumidero simétrica de +/- 8mA en operación normal a VDD = 5V. También tenga en cuenta que las clasificaciones de corriente de abs máx. Para la salida también se especifican simétricamente a +/- 25mA. Esto indica que las características de conducción de los FET de salida superior e inferior son casi las mismas.

Al considerar que el P-FET superior podría estar actuando como una fuente de extracción o de corriente, es necesario que las características de conducción del FET se ajusten de modo que el N-FET inferior pueda absorber fácilmente toda la corriente de el P-FET así como cualquier carga externa para que la salida pueda bajar a un nivel válido de bajo voltaje. Sin eso, la salida, como se indicó anteriormente, iría a algún nivel en la tierra de nadie entre un nivel bajo válido y un nivel alto válido.