Soy nuevo en este concepto y algunas partes son un poco confusas. Comprendí la parte cuando se aplica una señal de 5 V como entrada, se forma un canal en el dispositivo NMOS, ya que la tensión positiva atrae a los electrones, por lo que la salida se conecta a tierra a través de la salida NMOS y, por lo tanto, a la salida 0. Pero cuando se aplican 0 voltios a las puertas de ambos dispositivos, ¿cómo realiza el PMOS para que la salida sea alta? Dado que ambos son dispositivos de modo de mejora, un canal no existe de antemano y se produce mediante la introducción de un voltaje de compuerta. Cuando se aplica voltaje de 0 compuertas, ¿cómo se forma una ruta de conducción en el PMOS para que la salida se conecte a VDD?