¿Cuándo se convierte en un problema con el túnel Direct Source-Drain?

2

Debido a la naturaleza probabilística de la mecánica cuántica, es probable que ocurra un túnel de drenaje de fuente directa como resultado de la escala de CMOS. Cuanto más pequeños se vuelven los transistores, más túneles se producen.

Mi pregunta es: suponiendo que la escala de CMOS continúa, ¿cuándo se convierte el túnel en un problema grave? ¿En qué tamaño (tamaño mínimo de la característica / longitud de la puerta, etc.)?

    
pregunta Phaptitude

2 respuestas

1

en Lg ~ < 10 nm

Todavía existen algunas soluciones como: enlace

    
respondido por el Saumitra
0

Otro truco / solución alternativa son los finFET, al pasar de un dispositivo planar a una estructura "3d", el estado de "apagado" se reduce al tiempo que se mantiene el tamaño pequeño del dispositivo (en la dirección planar), consulte: enlace

    
respondido por el Bimpelrekkie

Lea otras preguntas en las etiquetas