Digamos que el Vdsat = 0.2V para M1 a M4, pero 0.5V para M5. VT es 0.5. Creo que es:
ICMRmin = Vt2 + Vdsat4 = 0.5 + 0.2 = 0.7V
ICMRmax = VDD - Vdsat5 + Vt2 = 1.8 - 0.5 + 0.5 = 1.8V
Los números no tienen sentido, así que estoy bastante seguro de que está mal. El objetivo es conseguirlo entre 0,4 V y 1,4 V, si es posible.
ICMRmax se establece manteniendo M5 en saturación. Eso implica que la tensión máxima en el drenaje de M5 es \ $ VDD - V_ {dsSatM5} \ $. M2 y M3 son PMOS, por lo que su fuente será su terminal más positivo y su voltaje de compuerta debe ser menor que el voltaje de su fuente para que funcionen correctamente. Eso significa:
$$ ICMRmax = VDD - V_ {dsSatM5} - V_ {gsM2} $$
\ $ V_ {gsM2} \ $ se establece por la corriente que fluye a través de M2. Su pregunta implica que el menor valor posible de \ $ V_ {gsM2} \ $ es \ $ V_ {t} \ $. Estrictamente, eso es cierto, pero como su sesgo actual ya está definido y no es cero, \ $ V_ {gsM2} \ $ será mayor que \ $ V_ {t} \ $. Sin embargo, por el momento, asumiendo que es \ $ V_ {t} \ $, entonces ICMRmax = 1.8 - 0.5 - 0.5 = 1V (Supongo que de su ecuación que VDD es 1.8V)
ICMRmin se define manteniendo la rama con M2 y M4 en saturación. Para que esto sea cierto, el voltaje mínimo en el drenaje de M4 es \ $ V_ {dsSatM4} \ $. Para que M2 esté en el punto de saturación
$$ V_ {dsSatM2} = V_ {gsM2} - V_ {tM2} $$
ICMRmin será el voltaje de puerta de M2 en estas condiciones. Esto está dado por:
$$ ICMRmin = V_ {dsSatM4} + V_ {dsSatM2} - V_ {gsM2} $$ $$ = V_ {dsSatM4} - V_ {tM2} $$ $$ = 0.2 - 0.5 $$ $$ = -0.3V $$
Eso hace que su ICMR -0.3V a 1V. En realidad, será más estrecho que eso, porque \ $ V_ {gs} \ $ será mayor que \ $ V_ {t} \ $ como se mencionó.
Creo que eso es correcto! Es un poco contrario a la intuición de que el ICMRmin puede ser negativo, pero es un resultado común para amplificadores diferenciales con entrada de PMOS (puede encontrarlo en los libros de texto o en cualquier otro sitio de la web).