Las CPU modernas de hoy en día suelen cronometrar en el rango de 3-4 GHz. ¿Qué tan rápido pueden ser sincronizados los ASIC modernos típicos?
Por ejemplo, si estuviera construyendo un ASIC básico para algo como una unidad de disco o una tarjeta de red, ¿qué tan rápido podría registrar ese ASIC mientras sigue el flujo de diseño normal de una fundición como TSMC?
Depende de la complejidad de la 'ruta crítica' - la secuencia de eventos lógicos (activación de puertas, señales que se propagan a través de la traza / metalización ASIC - pérdidas de integridad capacitiva e inductiva).
Para circuitos muy simples, puede alcanzar fácilmente 100s de GHz; por otro lado, una vez que empiezas a hacer algo útil con tus señales, se vuelve cada vez más molesto.
Obviamente, tales frecuencias altas no pueden entregarse en los pines IO, lo que significa que debe comenzar a pensar en sistemas PLL bastante complejos en el chip (denominados multiplicadores de frecuencia en las CPU), pero las tarjetas de red de 40 Gbit son completamente alcanzables a través de TSMC, y estos tienden a comunicarse con sus GBIC a un rango de 5-10 GHz.
Depende del ASIC al que te refieras. Una cosa es segura, es que una mayor velocidad de reloj de diferentes circuitos integrados incluso de la misma aplicación diseñada no significa que la velocidad de reloj más alta sea más rápida.
Tomemos, por ejemplo, un sumador de 8 bits asociado a otro agregador de 8 bits. Si los registra, el sumador de 8 bits requerirá 18 ciclos de reloj (8 * 2 +2), mientras que el indicador de acarreo requiere solo 5 ciclos de reloj (lg2 8 +2).
Y las unidades de disco son muy diferentes de las tarjetas de red. Los ASIC de IO en disco típicos también varían de 10-1200 MHz (algunos HDD frente a SSD PCIe), pero aún dependen de su presupuesto monetario, presupuesto de energía / térmica, presupuesto espacial, etc.
Si puede obtener algún proceso de 45 nm asequible, puede obtener mejores relojes y térmicas, pero nuevamente, los relojes no lo son todo y puede ahorrar más dinero para el proceso de 90 nm o 65 nm de TSMC / GloFo old y obtener un gran rendimiento para su necesidad específica con algunos diseños de microarquitectura personalizados inteligentes.