registros de desplazamiento / d estados de memoria de flip-flop

2

Sé que los flip-flops D retienen un cierto nivel lógico (memoria) pero cuando emiten (es decir, cambian) retienen la memoria, ¿la pierden?

por ejemplo: digamos que tengo 3 d flip-flops conectados como un registro de desplazamiento en serie. Y envíe una señal de entrada de 1,0,1 en 3 pulsos de reloj consecutivos. Los niveles lógicos de los flip-flops D serán D 1 = 1, D 2 = 0, D 3 = 1. Luego detuvo el flujo de entrada pero siguió enviando pulsos de reloj. ¿Cuál sería el estado final de memoria de estos flip-flops? 1,1,1 o 0,0,0

gracias de antemano.

Editar: Esto es el aspecto del circuito.

Entonces, la pregunta sería: ¿necesitas seguir enviando constantemente la entrada 1 a D 1 para mantenerla en la lógica 1? o simplemente puedes detener la entrada.

    
pregunta DUB

1 respuesta

1

No está claro cómo pretende "detener el flujo de entrada". En un circuito sincrónico como este, realmente no hay manera de evitar que una entrada se produzca en D. Todo lo que puedes hacer es detener la sincronización de la entrada.

Algunos D-Flops tienen un pin de habilitación que desactivará el reloj y permitirá que el reloj funcione en el resto del circuito sin afectar la salida. Si no hay una habilitación interna, puede crear una externamente utilizando una puerta lógica adicional. Si desactivas el reloj, el valor en la entrada D no afectará al resto del circuito.

Si cronometras el flop, y está habilitado, capturará la entrada y la desplazará, destruyendo el estado anterior. Si la entrada es 0, la salida será 0 después de un reloj. Si la entrada es 1, la salida será 1 después de un reloj. Si desconecta la entrada y la deja en alta impedancia (déjela "flotar"), la salida será impredecible (y posiblemente metaestable) después de un reloj.

    
respondido por el Omegaman

Lea otras preguntas en las etiquetas